本月早些時候公布的“2015年半導(dǎo)體國際技術(shù)路線圖”（ITRS）顯示，經(jīng)過50多年的微型化，晶體管的尺寸可能將在五年后停止縮減。該報告預(yù)測，在2021年后，繼續(xù)縮小微處理器中晶體管的尺寸，對公司而言在經(jīng)濟(jì)上不可取。相反，芯片制造商將用其他方法增大晶體管密度，即將晶體管從水平結(jié)構(gòu)，轉(zhuǎn)變?yōu)榇怪苯Y(jié)構(gòu)并建造多層電路。

一些人認(rèn)為，這一變化相當(dāng)于是宣布摩爾定律的終結(jié)。雪上加霜的是，這是最后一份ITRS路線圖。ITRS由美國發(fā)起，而后擴(kuò)展到全球，已有20年的歷史，現(xiàn)在卻走到了終點。

半導(dǎo)體特性不再由半導(dǎo)體公司決定

因為行業(yè)參與度的減少以及打算著手其他項目，美國半導(dǎo)體行業(yè)協(xié)會（SIA）——美國的一個貿(mào)易集團(tuán)，代表IBM、英特爾以及華盛頓其他公司的利益，是ITRS的主辦方之一——將離開ITRS，與半導(dǎo)體研究公司（SRC）合作，參與政府和行業(yè)支持的重點研究項目。

ITRS的其他參與者將以新的名義繼續(xù)制定路線圖ITRS2.0，并將其作為IEEE計劃“RebootingComputing”的一部分。

ITRS的轉(zhuǎn)變似乎只是微小的行政變動。但是，VLSL公司的分析員DanHutcheson表示，這是行業(yè)的大地震。20世紀(jì)90年代早期，為了制定路線圖，美國的半導(dǎo)體公司進(jìn)行合作、確定共同需求，最終于1998年成立了ITRS。Hutcheson說，供應(yīng)商很難知道半導(dǎo)體公司需要什么，因此，芯片公司就要集體制定優(yōu)先次序以便充分利用有限的研發(fā)資金。

然而，按照摩爾定律的規(guī)律發(fā)展，給各個公司帶來困難和大的開支，導(dǎo)致行業(yè)內(nèi)出現(xiàn)重大整合。據(jù)Hutcheson統(tǒng)計，2001年有19家公司開發(fā)、制造裝有先進(jìn)晶體管的邏輯芯片。而今天，只有4家公司：英特爾、三星、臺積電和GlobalFoundries（此前，IBM也屬于這一行列，只是近期將其芯片制造廠賣給了GlobalFoundries）。

Hutcheson表示，這些公司有自己的路線圖，可以直接與自己的設(shè)備和材料供應(yīng)商交流。此外，它們之間的競爭十分激烈。

“這個行業(yè)已經(jīng)變了，”ITRS的主席PaoloGargini說，但是他還強(qiáng)調(diào)了其他的轉(zhuǎn)變。不再自己制造尖端芯片的半導(dǎo)體公司，靠的是工廠為其芯片提供先進(jìn)技術(shù)。Gargini還說，芯片購買方和設(shè)計方，如蘋果、谷歌和高通，越來越能決定未來芯片的要求。

“以前，是半導(dǎo)體公司決定半導(dǎo)體的特性，而現(xiàn)在的情況完全不同。”

ITRS2.0：摩爾定律并沒有死亡

最新的這份ITRS報告的命名是ITRS2.0。這一名稱反映了計算的改進(jìn)不再是來自自下而上的推動——使用更小的交換機(jī)和密度更大、速度更快的內(nèi)存。相反，現(xiàn)在更多的是依靠自上而下的方法，注重能促進(jìn)芯片設(shè)計的各種應(yīng)用，如數(shù)據(jù)中心、物聯(lián)網(wǎng)和移動設(shè)備。

實際上，在2014年4月，ITRS委員會便宣布，他們決定重組“ITRS路線圖”，以適應(yīng)半導(dǎo)體行業(yè)不斷發(fā)展的需求。新的ITRS2.0將聚焦7大主題：

系統(tǒng)集成：關(guān)注如何從設(shè)計上在計算機(jī)體系架構(gòu)中整合異構(gòu)模塊

系統(tǒng)外連接：關(guān)注無線技術(shù)

異構(gòu)集成：如何將不同技術(shù)集成為一體

異構(gòu)組件：MEMS、傳感器等其他系統(tǒng)設(shè)備

非CMOS結(jié)構(gòu)：自旋電子學(xué)、憶阻器以及其他不是基于CMOS的設(shè)備

摩爾定律升級（MoreMoore）：繼續(xù)關(guān)注CMOS元件縮小

工場集成：關(guān)注新的半導(dǎo)體生產(chǎn)工具和工藝

這次新發(fā)布的報告，就屬于“摩爾定律升級”研究組的成果。

根據(jù)最近的新聞報道，新的IEEE路線圖——InternationalRoadmapforDevicesandSystems——也將使用這種方法，但是會增加計算機(jī)體系結(jié)構(gòu)，允許“一個全面的、端到端的計算生態(tài)系統(tǒng)視圖，包括設(shè)備、組件、系統(tǒng)、體系結(jié)構(gòu)和軟件”。

對比2013年報告與2015年報告可以發(fā)現(xiàn)，半導(dǎo)體體積將在2021年迎來巨變

2014年，上一份ITRS報告預(yù)測，晶體管微型化仍是長期趨勢。該報告預(yù)測，至少在2028年前，晶體管的柵極長度——電流必須在晶體管流過的距離——以及其他重要邏輯芯片的尺寸將繼續(xù)縮小。

可是，自2014年以來，三維架構(gòu)的概念發(fā)展越來越快。內(nèi)存產(chǎn)業(yè)已經(jīng)轉(zhuǎn)向了三維架構(gòu)，以減輕微型化的壓力和提高NANDFlash的容量。單片三維集成——建造多層設(shè)備，層層疊加，彼此用密集的電線相連——也成為越來越受歡迎的討論主題。

新的報告包括了這些趨勢，預(yù)測了傳統(tǒng)芯片尺寸縮小的趨勢將于本世紀(jì)20年代初終結(jié)。但是，摩爾定律終結(jié)這個觀點是“完全錯誤的”。

Gargini說，“媒體想出了各種方式來解釋摩爾定律，但是，摩爾定律只有一個定義：晶體管的數(shù)量每兩年增加一倍。”他強(qiáng)調(diào)：摩爾定律只是簡單地預(yù)測，給定的一個集成電路區(qū)域能容納多少晶體管，而不管是在單層的還是多層的芯片。

如果有哪一家公司愿意，它在2020年后也可以繼續(xù)縮小晶體管的尺寸，只不過使用三維芯片要更劃算——這就是報告想傳達(dá)的信息。

換句話說，通過使用3D堆疊等新的技術(shù)，短期內(nèi)芯片的晶體管密度將繼續(xù)提高。這也是ITRS2.0“持續(xù)關(guān)注CMOS元件縮小”的原因。

物聯(lián)網(wǎng)時代的到來，將產(chǎn)生數(shù)以百億計的連接設(shè)備，每臺設(shè)備都需要相應(yīng)的芯片。而且，不同于PC和手機(jī)，很多物聯(lián)網(wǎng)終端不需要太強(qiáng)的本地計算能力，半導(dǎo)體廠商并不需要繼續(xù)突破硬件的物理極限，他們面前已經(jīng)出現(xiàn)了新的市場和趨勢——軟件與硬件的結(jié)合越發(fā)緊密。

在這種新常態(tài)下，云計算、軟件，以及全新的計算架構(gòu)將成為未來計算技術(shù)進(jìn)步的關(guān)鍵。

與以往首先改善硬件，軟件隨后跟上的趨勢不同，以后半導(dǎo)體行業(yè)的發(fā)展將會呈現(xiàn)以軟件為主導(dǎo)的軟硬結(jié)合新思路：先看手機(jī)、物聯(lián)網(wǎng)設(shè)備及數(shù)據(jù)中心等軟件的需求，再回過頭來決定支持這些軟件和應(yīng)用需要怎樣的處理能力，并由此規(guī)劃硬件的設(shè)計。

未來半導(dǎo)體發(fā)展

同時發(fā)生的還有其他的變化。

ITRS預(yù)測，幾年過后，在使用三維集成之前，前沿芯片公司將放棄現(xiàn)在用于高性能芯片中的晶體管結(jié)構(gòu)：鰭式場效應(yīng)晶體管FinFET（見上圖）。

在FinFET的架構(gòu)中，柵門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。據(jù)這次的路線圖顯示，芯片制造商將會放棄FinFET，選擇另一種晶體管——具有橫向環(huán)繞柵極，有與FinFET類似的水平通道，但是被一個向下延伸的柵極包圍。

在那之后，晶體管將變?yōu)榇怪奔軜?gòu)，通道將采用支柱的形狀，或是納米線豎立著。

傳統(tǒng)硅通道也將被其他材質(zhì)的通道取代，即硅鍺、鍺、來自元素周期表第III和V列元素組成的化合物。

這些變化將使得芯片廠商能在同樣大的區(qū)域裝下更多的晶體管，這也就遵守了摩爾定律。

報告指出，半導(dǎo)體行業(yè)在短期（2015年到2022年）和長期（2023年到2030年）所分別面臨的挑戰(zhàn)將是：

短期

硅基CMOS尺寸縮小

高遷移率溝道材料的實現(xiàn)

DRAM和SRAM尺寸縮小

高密度非易失存儲尺寸縮小

材料，制程、結(jié)構(gòu)變化及新的應(yīng)用的可靠性

長期

先進(jìn)多柵結(jié)構(gòu)的實現(xiàn)

新存儲結(jié)構(gòu)的研發(fā)與實現(xiàn)

新器件、結(jié)構(gòu)和材料的可靠性

功耗下降

多種功能的集成

但是，遵循摩爾定律的精神——計算性能穩(wěn)定增長——則是另外一回事。

2015年，IEEE計算機(jī)協(xié)會主席和IEEE重啟計算項目的聯(lián)合領(lǐng)導(dǎo)人TomConte表示，晶體管密度增加一倍，有時并不等同于計算性能提高。

長期以來，晶體管尺寸縮小意味著速度更快。然而Conte說，在上世紀(jì)90年代中期，晶體管數(shù)量越來越多，但由此導(dǎo)致的能耗也越來越大，反而導(dǎo)致計算速度延遲，于是工程師重新設(shè)計的芯片的微體系結(jié)構(gòu)來提高性能。十年過后，晶體管的密度已經(jīng)非常大了，逼近極限。芯片廠商不得不在電路板上封裝多核芯片以維持情況，這也是IEEE提出新路線圖的原因。

更多資訊請關(guān)注電力電子頻道