1引言

　　近年來，隨著電力電子器件的不斷發(fā)展，高壓靜止型動態(tài)無功補(bǔ)償裝置(SVC)的應(yīng)用也越來越多，特別是在冶金、采礦和電氣化鐵路等重要場合中，TCR裝置都扮演著重要角色。而對于高壓無功補(bǔ)償控制器的控制過程來說，快速實(shí)時(shí)地進(jìn)行數(shù)據(jù)處理是非常重要的，需要將現(xiàn)場不斷變化的數(shù)據(jù)在最短的時(shí)間內(nèi)傳送給控制器，由控制器進(jìn)行相應(yīng)處理，最終完成對整個(gè)系統(tǒng)的控制。以往的高壓無功補(bǔ)償設(shè)備中一般采用一片DSP加上存儲器、模/數(shù)轉(zhuǎn)換單元和外設(shè)接口來構(gòu)成一個(gè)完整的控制系統(tǒng)，但這種方案要達(dá)到高速實(shí)時(shí)控制是不可行的。因?yàn)橐粋€(gè)實(shí)時(shí)控制系統(tǒng)一般需要完成數(shù)據(jù)采集、模/數(shù)轉(zhuǎn)換、分析計(jì)算、數(shù)/模轉(zhuǎn)換、實(shí)時(shí)過程控制以及人機(jī)接口、與外部系統(tǒng)的通信等任務(wù)，單靠一片DSP來完成這些工作勢必會大大延長系統(tǒng)對控制對象的控制周期，降低了控制精度，從而影響整個(gè)系統(tǒng)的性能。而采用雙CPU的方式可以解決這一問題，即由兩個(gè)CPU構(gòu)成一個(gè)主從式系統(tǒng)完成相應(yīng)功能。主從式系統(tǒng)設(shè)計(jì)的關(guān)鍵是主CPU與從CPU之間實(shí)現(xiàn)高速數(shù)據(jù)通信。一般來說，主從機(jī)之間的數(shù)據(jù)通信主要有串行、并行、DMA及雙口RAM四種方式。綜合各種通信方式的優(yōu)缺點(diǎn)，考慮到TCR系統(tǒng)實(shí)時(shí)性高、控制精度高的特點(diǎn)，以雙口RAM器件CY7C133作為共享存儲器，完成了TCR數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)了TCR系統(tǒng)主從CPU之間的高速數(shù)據(jù)通信。

　　2TCR數(shù)據(jù)通信系統(tǒng)組成結(jié)構(gòu)

　　TCR數(shù)據(jù)通信系統(tǒng)組成框圖如圖1所示。系統(tǒng)選用TI公司DSP芯片TMS320F2812和INTEL公司16位單片機(jī)80C196作為控制系統(tǒng)的CPU。兩個(gè)CPU之間通過雙口RAMCY7C133完成數(shù)據(jù)交換。

　　TCR數(shù)據(jù)通信系統(tǒng)主要功能是接收CPU（INTEL80C196）寫入雙口RAM的控制命令和設(shè)定參數(shù)，并將這些命令和參數(shù)傳送給DSP，而當(dāng)DSP接到這些指令后或設(shè)定數(shù)據(jù)范圍或做出相應(yīng)的控制策略，并控制系統(tǒng)做出相應(yīng)的調(diào)整，待系統(tǒng)穩(wěn)定后，DSP再將系統(tǒng)的一些重要的實(shí)時(shí)數(shù)據(jù)寫入雙口RAM中，由CPU取出。CPU可以將雙口RAM中的數(shù)據(jù)傳送到上位計(jì)算機(jī)中作實(shí)時(shí)監(jiān)測處理。采用雙口RAM是解決CPU之間的數(shù)據(jù)共享的有效辦法。與傳統(tǒng)串行通信相比，采用雙口RAM不僅數(shù)據(jù)傳輸速度高，而且抗干擾性能好。

　　本系統(tǒng)所用DSP芯片是TI公司新一代芯片TMS320F2812，其數(shù)據(jù)總線寬度為32位，地址總線寬度為24位，速度躍升到150M，芯片內(nèi)置18K×16位SRAM，128K×16位FLASH，4K×16位BootROM，1K×16位OTPROM，還具有2×8通道、12-位、80ns轉(zhuǎn)換時(shí)間、0～3V量程的ADC，CAN總線收發(fā)器及12路PWM輸出等豐富的外設(shè)。另一CPU電路為INTEL80C196，是INTEL公司的一款16位單片機(jī)，內(nèi)部帶有一個(gè)8通道的10位高速A/D轉(zhuǎn)換器，并具有PWM輸出，是一款高性能單片機(jī)。而雙口RAM采用的是CYPRESS公司研制的CY7C133，該芯片是高速2K×16CMOS雙端口靜態(tài)RAM，具有兩套相互獨(dú)立、完全對稱的地址總線、數(shù)據(jù)總線和控制總線，采用68腳PLCC封裝形式，最大訪問時(shí)間可以為25/35/55ns。CY7C133允許兩個(gè)CPU同時(shí)讀取任何存儲單元（包括同時(shí)讀同一地址單元），但不允許同時(shí)寫或一讀一寫同一地址單元，否則就會發(fā)生錯(cuò)誤。雙口RAM中引入了仲裁邏輯（忙邏輯）電路來解決這個(gè)問題：當(dāng)左右兩端口同時(shí)寫入或一讀一寫同一地址單元時(shí)，先穩(wěn)定的地址端口通過仲裁邏輯電路優(yōu)先讀寫，同時(shí)內(nèi)部電路使另一個(gè)端口的信號有效，并在內(nèi)部禁止對方訪問，直到本端口操作結(jié)束。由于TMS320F2812的數(shù)據(jù)線寬度為32位，而CY7C133的數(shù)據(jù)位寬為16位，因此采用將TMS320F2812數(shù)據(jù)總線的低16位與雙口RAM的數(shù)據(jù)總線相連。

　　圖1TCR數(shù)據(jù)通信系統(tǒng)組成框圖

　　3TCR數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)

　　3.1TCR數(shù)據(jù)通信系統(tǒng)工作過程

　　首先CPU將數(shù)據(jù)發(fā)送到雙口RAM的數(shù)據(jù)總線上，若此時(shí)DSP沒有向雙口RAM中的同一單元寫入數(shù)據(jù)，則CPU的數(shù)據(jù)可以寫入雙口RAM中，而此時(shí)DSP若從該單元讀取數(shù)據(jù)，就可將這些數(shù)據(jù)取出，進(jìn)行相應(yīng)的處理，待系統(tǒng)響應(yīng)這些處理并調(diào)整輸出后，DSP得到系統(tǒng)最新的實(shí)時(shí)數(shù)據(jù)并將其送到雙口RAM的數(shù)據(jù)總線上，若此時(shí)CPU沒有對雙口RAM進(jìn)行寫操作，DSP的數(shù)據(jù)就可以寫入雙口RAM中，同樣，CPU可以隨即對該數(shù)據(jù)進(jìn)行讀取，并將這些數(shù)據(jù)用于實(shí)時(shí)監(jiān)測顯示。

　　3.2TCR數(shù)據(jù)通信系統(tǒng)硬件設(shè)計(jì)

　　圖2是TCR數(shù)據(jù)通信系統(tǒng)電路連接圖。由于雙口RAM（CY7C133）的內(nèi)部結(jié)構(gòu)是雙端口存儲陣列，左右兩個(gè)端口可以共用該存儲陣列，并且擁有各自的控制線，在單獨(dú)存取數(shù)據(jù)時(shí)，和普通的RAM相同。同時(shí)讀取不同存儲空間的數(shù)據(jù)和同時(shí)讀取相同數(shù)據(jù)空間的數(shù)據(jù)時(shí)，DSP端和CPU端可以同時(shí)進(jìn)行。即CPU對雙口RAM進(jìn)行讀數(shù)據(jù)時(shí)，先將CPU端的片選信號/CER置為有效電平，再將雙口RAM的讀使能信號/OER變?yōu)榈碗娖剑缓笙駻0R—A10R地址總線發(fā)送相應(yīng)的地址，則存儲在雙口RAM中該地址處的16位數(shù)據(jù)同時(shí)被讀出，并通過D0R—D15R數(shù)據(jù)總線送入到80C196中；當(dāng)CPU對雙口RAM進(jìn)行寫操作時(shí)，也需將CPU端的片選信號/CER置為有效電平，然后將雙口RAM的控制信號/OER變?yōu)楦唠娖?，最后通過D0R—D15R數(shù)據(jù)總線將數(shù)據(jù)送入到A0R—A10R地址總線所對應(yīng)的地址中去。當(dāng)DSP對雙口RAM進(jìn)行讀數(shù)據(jù)時(shí)，方法與上面所述的方式一致，只不過DSP端的片選信號變?yōu)?CEL，控制信號變?yōu)?OEL，地址線變?yōu)锳0—A10，數(shù)據(jù)線變?yōu)镈0—D15。然而若同時(shí)對相同的數(shù)據(jù)空間做寫操作，或一端口對一數(shù)據(jù)空間作讀操作的同時(shí)另一端口對該數(shù)據(jù)空間作寫操作，CPU端口與DSP端口將發(fā)生沖突。這時(shí)CY7C133通過BUSY管腳來處理這兩種情況。當(dāng)CPU端口與DSP端口對不同存儲空間進(jìn)行讀寫操作時(shí)，可同時(shí)存取。此時(shí)，CPU端口與DSP端口的BUSY信號同時(shí)置高。若對同一存儲空間同時(shí)進(jìn)行存儲操作時(shí)，哪一端的存儲請求信號先出現(xiàn)，則該端的BUSY信號置高，允許存儲。哪一端的存儲信號出現(xiàn)在后，則這一端BUSY信號置低，禁止存儲。值得注意的是，左右兩端存取請求信號出現(xiàn)的時(shí)間差必須大于5ns，不然仲裁邏輯無法判斷哪一邊的存取請求信號出現(xiàn)在前。如果出現(xiàn)兩端存取請求信號出現(xiàn)的時(shí)間差小于5ns的情況，仲裁邏輯將一邊的BUSY信號置高，將另一邊的BUSY信號置低，從而保證兩個(gè)端口一個(gè)執(zhí)行數(shù)據(jù)存儲，另一端口進(jìn)行數(shù)據(jù)讀取，避免了沖突。

　　圖2TCR數(shù)據(jù)通信系統(tǒng)電路連接圖

　　3.3TCR數(shù)據(jù)通信系統(tǒng)軟件設(shè)計(jì)

　　雙口RAM必須采用一定的機(jī)制來協(xié)調(diào)CPU端與DSP端對它的讀寫操作，否則會出現(xiàn)讀寫數(shù)據(jù)的錯(cuò)誤。在這里可以把雙口RAM的存儲空間分為奇、偶地址兩個(gè)空間。其中，奇地址空間專供80C196寫，偶地址空間專供80C196讀。那么我們只需對TMS320F2812的軟件作相應(yīng)處理即可，也就是說，TMS320F2812對雙口RAM的奇地址空間只讀，對偶地址空間只寫。這樣就避免了TMS320F2812和80C196對雙口RAM同一地址單元的寫入操作。另外，在對雙口RAM進(jìn)行訪問之前，CPU或DSP首先對本端的/BUSY信號進(jìn)行查詢，只有本端/BUSY信號無效時(shí)才進(jìn)行讀寫操作，進(jìn)一步保證了數(shù)據(jù)讀寫的可靠性。

　　4結(jié)束語

　　本文介紹一種應(yīng)用于TCR裝置中的高速數(shù)據(jù)通信系統(tǒng)，該系統(tǒng)解決了以往數(shù)據(jù)通信裝置數(shù)據(jù)傳輸時(shí)間長、處理速度慢、結(jié)構(gòu)復(fù)雜、影響整個(gè)系統(tǒng)的性能等難題。為CPU端與DSP端實(shí)現(xiàn)高速通信提供了一種實(shí)用、高效的系統(tǒng)設(shè)計(jì)方法。該方法不僅簡化了系統(tǒng)的硬件配置和軟件編程，而且使系統(tǒng)具有較高的通信速度，保證了系統(tǒng)的實(shí)時(shí)性與可靠性。此外，系統(tǒng)中所設(shè)計(jì)的CPU/DSP與雙口RAM之間的接口電路，邏輯控制簡單實(shí)用，對其它應(yīng)用系統(tǒng)具有較好的可移植性。

　　參考文獻(xiàn)：

　　[1]萬山明。TMS320F281xDSP原理及應(yīng)用實(shí)例北京航空航天大學(xué)出版社2007

　　[2]孫涵芳。INTEL16位單片機(jī)1999

　　[3]李小青。雙口RAM在多CPU計(jì)算機(jī)測控系統(tǒng)中的應(yīng)用微計(jì)算機(jī)信息1999

　　[4]CypressSemiconductorCorporation．CYPRESSPRODUCTSDATABOOK

　　作者簡介：

　　王國強(qiáng)（1979-）男工程師/工程碩士研究方向：高壓變頻器及高壓無功補(bǔ)償裝置控制系統(tǒng)。

　　現(xiàn)任職：哈爾濱九州電氣股份有限公司電網(wǎng)事業(yè)部

　　通訊地址:

　　黑龍江省哈爾濱市南崗區(qū)哈平路162號

　　哈爾濱九州電氣股份有限公司電網(wǎng)事業(yè)部

　　郵編150081

　　電話:13936307357

　　drive--5.30