在與臺(tái)積電的競(jìng)爭(zhēng)之路上，三星可謂頻繁出招。除了3納米導(dǎo)入全新GAAFET全環(huán)繞柵極電晶體架構(gòu)，已成功量產(chǎn)，照三星半導(dǎo)體藍(lán)圖分析，2025年大規(guī)模量產(chǎn)2納米，更先進(jìn)1.4納米預(yù)定2027年量產(chǎn)。
韓國(guó)媒體The Elec報(bào)導(dǎo)，三星計(jì)劃使用背面供電網(wǎng)絡(luò)(BSPDN)技術(shù)用于2納米芯片。研究員Park Byung-jae在日前舉行的三星技術(shù)論壇SEDEX 2022介紹BSPDN細(xì)節(jié)。從過去高K金屬柵極技術(shù)到FinFET，接著邁向MBCFET，再到BSPDN，F(xiàn)inFET仍是半導(dǎo)體制程最主流技術(shù)，之前稱為3D電晶體，是10納米等級(jí)制程關(guān)鍵，三星已轉(zhuǎn)向發(fā)展下一代GAAFET。
三星未來將借由小芯片設(shè)計(jì)架構(gòu)，不再采用單個(gè)芯片應(yīng)用同節(jié)點(diǎn)制程技術(shù)，可連接不同代工廠、不同節(jié)點(diǎn)制程各種芯片模組，也稱為3D-SOC。BSPDN可解釋成小芯片設(shè)計(jì)演變，原本將邏輯電路和存儲(chǔ)器模組整合的現(xiàn)有方案，改成正面具備邏輯運(yùn)算功能，背面供電或訊號(hào)傳遞。
值得一提的是，BSPDN并不是首次出現(xiàn)，這一概念于2019年在IMEC研討會(huì)就出現(xiàn)過，到2021年IEDM論文又再次引用。2納米制程應(yīng)用BSPDN后，經(jīng)后端整合設(shè)計(jì)和邏輯最佳化，可解決FSPDN的前端布線壅塞問題，性能提高44%，功率效率提高30%。
網(wǎng)站客服
粵公網(wǎng)安備 44030402000946號(hào)