PLC與PLD對于大多數(shù)控制行業(yè)的朋友們與單片機愛好者，都不是陌生的名詞。雖然只有“一字之差”，但你知道這其中的區(qū)別么？如果對此感興趣，就看看今天的內(nèi)容吧。

一、可編程控制器（PLC）是計算機家族中的一員，是為工業(yè)控制應用而設計制造的。早期的可編程控制器稱作可編程邏輯控制器，簡稱PLC，它主要用來代替繼電器實現(xiàn)邏輯控制。

隨著技術(shù)的發(fā)展，這種裝置的功能已經(jīng)大大超過了邏輯控制的范圍，因此，今天這種裝置稱作可編程控制器，簡稱PC。但是為了避免與個人計算機的簡稱混淆，所以將可編程控制器簡稱PLC（ProgrammableLogicController）。

某型號PLC的內(nèi)部電路

PLC的主要特點

高可靠性

豐富的I/O接口模塊

采用模塊化結(jié)構(gòu)

編程簡單易學

安裝簡單，維修方便

PLC的功能

邏輯控制

定時控制

計數(shù)控制

步進(順序)控制

PID控制

數(shù)據(jù)控制：PLC具有數(shù)據(jù)處理能力。

通信和聯(lián)網(wǎng)

其它

PLC還有許多特殊功能模塊，適用于各種特殊控制的要求，如：定位控制模塊，CRT模塊。

某型號PLC控制柜

二、PLD是可編程邏輯器件（ProgramableLogicDevice）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（FieldProgramableGateArray）的簡稱，兩者的功能基本相同，只是實現(xiàn)原理略有不同，所以我們有時可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。

PLD是電子設計領域中最具活力和發(fā)展前途的一項技術(shù)，它的影響絲毫不亞于70年代單片機的發(fā)明和使用。PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用PLD來實現(xiàn)。

PLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設計一個數(shù)字系統(tǒng)。通過軟件仿真，我們可以事先驗證設計的正確性。在PCB完成以后，還可以利用PLD的在線修改能力，隨時修改設計而不必改動硬件電路。使用PLD來開發(fā)數(shù)字電路，可以大大縮短設計時間，減少PCB面積，提高系統(tǒng)的可靠性。

某型號的PLD內(nèi)部電路

典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與一或”表達式來描述，所以，PLD能以乘積和的形式完成大量的組合邏輯功能.這一階段的產(chǎn)品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。

對于可編程邏輯器件，設計人員可利用價格低廉的軟件工具快速開發(fā)、仿真和測試其設計。然后，可快速將設計編程到器件中，并立即在實際運行的電路中對設計進行測試。原型中使用的PLD器件與正式生產(chǎn)最終設備（如網(wǎng)絡路由器、DSL調(diào)制解調(diào)器、DVD播放器、或汽車導航系統(tǒng)）時所使用的PLD完全相同。這樣就沒有了NRE成本，最終的設計也比采用定制固定邏輯器件時完成得更快。

采用PLD的另一個關鍵優(yōu)點是在設計階段中客戶可根據(jù)需要修改電路，直到對設計工作感到滿意為止。這是因為PLD基于可重寫的存儲器技術(shù)--要改變設計，只需要簡單地對器件進行重新編程。一旦設計完成，客戶可立即投入生產(chǎn)，只需要利用最終軟件設計文件簡單地編程所需要數(shù)量的PLD就可以了。

某型號PLD外觀

下面以FPGA為例進行介紹PLD的編程原理

編程數(shù)據(jù)存儲單元以陣列形式分布在FPGA中，編程數(shù)據(jù)存儲單元陣列結(jié)構(gòu)如圖1所示。存儲單元為5管SRAM結(jié)構(gòu),只有一根位線。其中T管為本單元控制門，由字線控制。數(shù)據(jù)以串行方式移入移位寄存器，而地址移位寄存器順序選中存儲單元的一根字線，當某列字線為高電平時,該列存儲單元的T管導通，從而與位線接通，在寫信號控制下將數(shù)據(jù)移位寄存器中一個字的數(shù)據(jù)通過各列位線寫入該列存儲單元。

編程數(shù)據(jù)按照一定的數(shù)據(jù)結(jié)構(gòu)形式組成數(shù)據(jù)流裝入FPGA中，編程數(shù)據(jù)流由開發(fā)軟件自動生成。開發(fā)軟件將設計轉(zhuǎn)化成網(wǎng)表文件，它自動對邏輯電路分區(qū)、布局和布線和校驗FPGA的設計，然后按PROM格式產(chǎn)生編程數(shù)據(jù)流并形成編程數(shù)據(jù)文件，最后還可將編程數(shù)據(jù)文件存入PROM中。

圖1編程數(shù)據(jù)存儲單元陣列結(jié)構(gòu)

現(xiàn)在一般把所有超過某一集成度（如1000門以上）的PLD器件都稱為CPLD。CPLD由可編程邏輯的功能塊圍繞一個可編程互連矩陣構(gòu)成。由固定長度的金屬線實現(xiàn)邏輯單元之間的互連，并增加了I/O控制模塊的數(shù)量和功能。可以把CPLD的基本結(jié)構(gòu)看成由可編程邏輯陣列（LAB）、可編程I/O控制模塊和可編程內(nèi)部連線（PIA）等三部分組成。

MAX7123的結(jié)構(gòu)

1．可編程邏輯陣列（LAB）

可編程邏輯陣列又若干個可編程邏輯宏單元（LogicMacroCell，LMC）組成，LMC內(nèi)部主要包括與陣列、或陣列、可編程觸發(fā)器和多路選擇器等電路，能獨立地配置為時序或組合工作方式。

與或陣列結(jié)構(gòu)圖

CPLD中與、或門的表示方法

（1）乘積項共享結(jié)構(gòu)

在CPLD的宏單元中，如果輸出表達式的與項較多，對應的或門輸入端不夠用時，可以借助可編程開關將同一單元（或其他單元）中的其他或門與之聯(lián)合起來使用，或者在每個宏單元中提供未使用的乘積項給其他宏單元使用。

EPM7128E乘積項擴展和并聯(lián)擴展項的結(jié)構(gòu)圖

（2）多觸發(fā)器結(jié)構(gòu)

早期可編程器件的每個輸出宏單元（OLMC）只有一個觸發(fā)器，而CPLD的宏單元內(nèi)通常含兩個或兩個以上的觸發(fā)器，其中只有一個觸發(fā)器與輸出端相連，其余觸發(fā)器的輸出不與輸出端相連，但可以通過相應的緩沖電路反饋到與陣列，從而與其他觸發(fā)器一起構(gòu)成較復雜的時序電路。這些不與輸出端相連的內(nèi)部觸發(fā)器就稱為“隱埋”觸發(fā)器。這種結(jié)構(gòu)可以不增加引腳數(shù)目，而增加其內(nèi)部資源。

（3）異步時鐘

早期可編程器件只能實現(xiàn)同步時序電路，在CPLD器件中各觸發(fā)器的時鐘可以異步工作，有些器件中觸發(fā)器的時鐘還可以通過數(shù)據(jù)選擇器或時鐘網(wǎng)絡進行選擇。此外，OLMC內(nèi)觸發(fā)器的異步清零和異步置位也可以用乘積項進行控制，因而使用更加靈活

2、可編程I/O單元（IOC）

CPLD的I/O單元（Input/OutputCell，IOC），是內(nèi)部信號到I/O引腳的接口部分。根據(jù)器件和功能的不同，各種器件的結(jié)構(gòu)也不相同。由于陣列型器件通常只有少數(shù)幾個專用輸入端，大部分端口均為I/O端，而且系統(tǒng)的輸入信號通常需要鎖存。因此I/O常作為一個獨立單元來處理。

3、可編程內(nèi)部連線（PIA）

可編程內(nèi)部連線的作用是在各邏輯宏單元之間以及邏輯宏單元和I/O單元之間提供互連網(wǎng)絡。各邏輯宏單元通過可編程連線陣列接收來自輸入端的信號，并將宏單元的信號送目的地。這種互連機制有很大的靈活性，它允許在不影響引腳分配的情況下改變內(nèi)部的設計。

總結(jié)：二者最大的區(qū)別就是控制邏輯，PLC為固定邏輯器件（通過改變軟件實現(xiàn)功能），而PLD為可變邏輯器件（通過改變內(nèi)部電路結(jié)構(gòu)實現(xiàn)功能）。

另外，PLC一般用于弱點驅(qū)動強電的場合（自動化專業(yè)的朋友們一定很了解），例如大型機床的控制、機械手的控制。而PLD主要用于仿真電路等集成電路前期設計工作，與弱點類控制。

聲明：本文為轉(zhuǎn)載類文章，如涉及版權(quán)問題，請及時聯(lián)系我們刪除（QQ: 2737591964），不便之處，敬請諒解！