芯片反向設(shè)計(jì)是什么

反向設(shè)計(jì)傳統(tǒng)上被稱為“自底向上”的設(shè)計(jì)方法，也稱為逆向設(shè)計(jì)。它是通過(guò)對(duì)芯片內(nèi)部電路的提取與分析、整理，實(shí)現(xiàn)對(duì)芯片技術(shù)原理、設(shè)計(jì)思路、工藝制造、結(jié)構(gòu)機(jī)制等方面的深入洞悉，可用來(lái)驗(yàn)證設(shè)計(jì)框架或者分析信息流在技術(shù)上的問(wèn)題，也可以助力新的芯片設(shè)計(jì)或者產(chǎn)品設(shè)計(jì)方案。

芯片反向工程的意義

現(xiàn)代IC產(chǎn)業(yè)的市場(chǎng)競(jìng)爭(zhēng)十分激烈，所有產(chǎn)品都是日新月異，使得各IC設(shè)計(jì)公司必須不斷研發(fā)新產(chǎn)品，維持自身企業(yè)的競(jìng)爭(zhēng)力。IC設(shè)計(jì)公司常常要根據(jù)市場(chǎng)需求進(jìn)入一個(gè)全然陌生的應(yīng)用和技術(shù)領(lǐng)域，這是一件高風(fēng)險(xiǎn)的投資行為。并且及時(shí)了解同類競(jìng)爭(zhēng)對(duì)手芯片的成本和技術(shù)優(yōu)勢(shì)成為必然的工作。如果讓工程師在最短的時(shí)間以最有效率的方式設(shè)計(jì)電路才是最難解決的問(wèn)題，逆向工程看來(lái)是其中一個(gè)解決方案。逆向工程能將整顆IC從封裝，制成到線路布局，使用將內(nèi)部結(jié)構(gòu)，尺寸，材料，制成與步驟一一還原，并能通過(guò)電路提取將電路布局還原成電路設(shè)計(jì)。

目前，國(guó)外集成電路設(shè)計(jì)已經(jīng)非常成熟，國(guó)外最新工藝已經(jīng)達(dá)到10nm，而國(guó)內(nèi)才正處于發(fā)展期，最新工藝達(dá)到了28nm。有關(guān)于集成電路的發(fā)展就不說(shuō)了，網(wǎng)絡(luò)上有的是資料。對(duì)于IC設(shè)計(jì)師而言，理清楚IC設(shè)計(jì)的整個(gè)流程對(duì)于IC設(shè)計(jì)是非常有幫助的。然而，網(wǎng)絡(luò)上似乎并沒(méi)有有關(guān)于IC設(shè)計(jì)整個(gè)流程的稍微詳細(xì)一點(diǎn)的介紹，僅僅只是概略性的說(shuō)分為設(shè)計(jì)、制造、測(cè)試、封裝等四大主要板塊，有的資料介紹又顯得比較分散，只是單獨(dú)講某個(gè)細(xì)節(jié)，有的只是講某個(gè)工具軟件的使用卻又并不知道該軟件用于哪個(gè)流程之中，而且每個(gè)流程可能使用到的工具軟件也不是太清楚(此觀點(diǎn)僅為個(gè)人經(jīng)歷所得出的結(jié)論，并不一定真是這樣)。

芯片正向設(shè)計(jì)與反向設(shè)計(jì)

目前國(guó)際上的幾個(gè)大的設(shè)計(jì)公司都是以正向設(shè)計(jì)為主，反向設(shè)計(jì)只是用于檢查別家公司是否抄襲。當(dāng)然，芯片反向工程原本的目的也是為了防止芯片被抄襲的，但后來(lái)演變?yōu)樾」緸榱烁旄〕杀镜脑O(shè)計(jì)出芯片而采取的一種方案。目前國(guó)內(nèi)逐漸往正向設(shè)計(jì)轉(zhuǎn)變的公司也越來(lái)越多，正逐漸擺脫對(duì)反向設(shè)計(jì)的依賴。當(dāng)然，正處于發(fā)展初期的公司也不少，自然反向設(shè)計(jì)也是不少的。

“工欲善其事，必先利其器”。隨著集成電路的不斷發(fā)展，不管是芯片正向設(shè)計(jì)還是反向設(shè)計(jì)，它們對(duì)于工具的依賴性越來(lái)越強(qiáng)，因此，在要開始講設(shè)計(jì)流程之前，先來(lái)看一看，我們到底會(huì)用到哪些主要的工具和輔助性的軟件。

主要工具軟件

說(shuō)到設(shè)計(jì)工具，就不能不提到三大EDA廠商——cadence,synopsys,mentor。這三家公司的軟件涵蓋了芯片設(shè)計(jì)流程的幾乎所有所能用到的工具。首先是cadence公司，這家公司最重要的IC設(shè)計(jì)工具主要有candenceIC系列，包含了IC5141(目前最新版本是IC617)，NC_VERILOG(verilog仿真),SPECTRE(模擬仿真),ENCOUNTER(自動(dòng)布局布線)等等synopsys公司，最出名的是它的綜合工具designcomplier，時(shí)序分析工具primetime,模擬仿真工具h(yuǎn)spice等;mentor公司最出名的工具是calibre(版圖DRCLVS檢查),modelsim(verilog仿真)。

這些都是IC設(shè)計(jì)最常用的工具，無(wú)論是正向設(shè)計(jì)還是反向設(shè)計(jì)。當(dāng)然，隨著軟件版本的更新迭代，軟件的名字可能有所變更，并不是上述的那些名稱。另外，這些工具主要集中在以linux為內(nèi)核的操作系統(tǒng)上，主要代表有RedHat。所以有關(guān)unix\linux類操作系統(tǒng)的知識(shí)還是有必要學(xué)的，該類系統(tǒng)與windows系統(tǒng)有很大的不同，要想學(xué)會(huì)使用這些軟件，首先要學(xué)習(xí)這些操作系統(tǒng)的相關(guān)知識(shí)，具體資料網(wǎng)上有很多。部分工具有windows版本，例如hspice，Modelsim。

輔助類工具軟件

當(dāng)然，除了這三大EDA廠商的IC設(shè)計(jì)工具外，Altera、Xilinx、KeilSoftware這三家公司的軟件quartusii、ISE、KEIL開發(fā)環(huán)境等，都是對(duì)于IC設(shè)計(jì)流程中比不可少的工具。它們分別是用于FPGA、單片機(jī)&ARM芯片的開發(fā)。這類軟件在芯片的CP測(cè)試和芯片應(yīng)用方案開發(fā)上會(huì)有用到。

版圖提取工具，NetEditorLite、ChipAnalyzer，這兩個(gè)工具主要是針對(duì)芯片反向設(shè)計(jì)而言的。

算法設(shè)計(jì)工具，MATLAB，此工具應(yīng)用范圍很廣，但對(duì)于芯片設(shè)計(jì)來(lái)說(shuō)，它較為適用于算法原型開發(fā),例如，通信算法。

PCB版圖工具，AltiumDesigner,Orcad，Allegro。其中，目前Orcad,Allegro是屬于cadence電路系統(tǒng)設(shè)計(jì)套件內(nèi)的主要軟件，而AltiumDesigner是最常用的軟件，它的前身是Protel。

Labview與數(shù)字源表，這一對(duì)軟硬件主要用于芯片電氣參數(shù)的半自動(dòng)化測(cè)試，特別是模擬芯片。其目的是芯片設(shè)計(jì)公司用于分析芯片樣品參數(shù)用。

對(duì)于這些工具的該如何使用，我會(huì)在下面的文章中進(jìn)行說(shuō)明。ps:沒(méi)有具體說(shuō)明軟件使用環(huán)境的，一般是在windows環(huán)境下使用。

先從反向設(shè)計(jì)說(shuō)起。下面是芯片反向設(shè)計(jì)的流程圖。

一、反向設(shè)計(jì)總體規(guī)劃。

在進(jìn)行一塊新品芯片的開發(fā)前期必須要有一個(gè)設(shè)計(jì)總體規(guī)劃，其中最主要的問(wèn)題就是，這顆芯片是否能帶來(lái)收益，畢竟公司要靠產(chǎn)品吃飯。如何評(píng)估芯片能否帶來(lái)收益?這需要多年的經(jīng)驗(yàn)才能進(jìn)行準(zhǔn)確的評(píng)估。一般是看市場(chǎng)上哪幾款芯片銷量好，并且未來(lái)幾年的銷量看漲，并且評(píng)估本公司是否有能力設(shè)計(jì)并且有渠道銷售出去。要考慮的芯片成本有以下幾項(xiàng)：

1，芯片拍片成本;

2，芯片從立項(xiàng)到交貨的時(shí)間成本，時(shí)間過(guò)程導(dǎo)致芯片即使設(shè)計(jì)出來(lái)了，市場(chǎng)已經(jīng)不需要了;

3，流片成本;

4，工具軟件的授權(quán)使用成本;

5，測(cè)試成本，包括CP測(cè)試和成品測(cè)試以及搭建測(cè)試平臺(tái)所需要的其它成本;

6，封裝成本。

將這些成本進(jìn)行適當(dāng)預(yù)估之后，再來(lái)看收益。對(duì)于收益這塊，這是和市場(chǎng)的需求和銷量走向有關(guān)，需要涉及到許多其他方面的考慮。在收益問(wèn)題解決了之后，明確此項(xiàng)目可以獲得收益，那么就可以正式開工，前面說(shuō)的一堆東西其實(shí)就是項(xiàng)目可行性分析的一部分。但其實(shí)有些公司并不會(huì)考慮那么多，因?yàn)檫@些可行性分析本身非常困難。反向哪一家的芯片?選擇大公司的芯片進(jìn)行反向一般來(lái)說(shuō)成功率會(huì)更高。選定芯片后就進(jìn)行拍片了，芯片進(jìn)行解剖拍片一般周期在1周到1個(gè)月之間，這視芯片的大小而定。

二、工藝選擇

這個(gè)要依據(jù)拍片回來(lái)的芯片版圖來(lái)決定，通過(guò)對(duì)芯片版圖的識(shí)別，判斷待反向的芯片版圖使用的工藝是什么，再根據(jù)公司自己擁有的工藝文件(這些工藝文件都由國(guó)內(nèi)或者國(guó)外的芯片制造廠提供，前提是公司得與它們合作才能得到工藝文件)，兩者進(jìn)行比對(duì)，選擇一個(gè)適合的工藝進(jìn)行后續(xù)的仿真、版圖繪制和流片。工藝選擇的問(wèn)題，需要對(duì)公司所擁有的工藝非常熟悉，并且對(duì)版圖也要熟悉的工程師來(lái)解決，他要能夠通過(guò)版圖明確的識(shí)別所用的工藝。當(dāng)然，工藝有時(shí)候會(huì)在設(shè)計(jì)過(guò)程中反復(fù)的更換，因?yàn)闀?huì)有許多參數(shù)、流片成功率等各種復(fù)雜因素的考量。這一步其實(shí)也就叫工藝可行性分析，其實(shí)也應(yīng)該歸于項(xiàng)目可行性分析的一部分，但是由于必須要拍片才能進(jìn)行，所以只能單獨(dú)說(shuō)明。

三、版圖提取

在上一步工藝可行性分析完之后，確認(rèn)有工藝可以和該版圖匹配，那么就可以進(jìn)行版圖提取工作。這部分的工作其實(shí)主要是識(shí)別版圖中的管子并用符號(hào)表示出來(lái)。所用到工具有

A、NetEditorLite或者ChipAnalyzer,這是版圖提取工具，在不同的公司進(jìn)行芯片拍片，會(huì)用到不同的版圖提取工具。該類軟件的作用就是一個(gè)圖片查看器，拍攝的版圖就是數(shù)據(jù)就是照片。

B、cadenceIC5141里的virtuososchematic軟件，這是電路圖繪制軟件。

整個(gè)工作的流程是用NetEditorLite或者ChipAnalyzer打開拍片的芯片版圖數(shù)據(jù)，人工肉眼識(shí)別里面的管子(二極管、三極管、MOS管之類)，再使用virtuososchematic將管子用符號(hào)表示出來(lái)，并把管子之間的連接關(guān)系連接上。

版圖提取所要注意的問(wèn)題：

1，初次進(jìn)行版圖提圖，可能會(huì)不認(rèn)識(shí)管子，需要有經(jīng)驗(yàn)的人來(lái)幫助識(shí)別，熟悉之后就容易了;

2，不同工藝的版圖管子的形狀是不一樣的，所以碰到不認(rèn)識(shí)的管子，要么靠別人幫忙，要么就只能自己去推理;

3，要有良好的管子命名習(xí)慣，這個(gè)每個(gè)公司都應(yīng)該有規(guī)定的，這對(duì)于后續(xù)的工作會(huì)有很大幫助;

4，盡量按照版圖的布局來(lái)放置管子的布局(在virtuososchematic上的電路圖布局)，這樣可以加快以后對(duì)比電路圖和版圖時(shí)找管子的速度;

5，在整理提取出的電路時(shí)一定要新建一個(gè)電路圖來(lái)放置整理的電路，不要在剛提取的電路圖上整理，方便整理時(shí)和版圖數(shù)據(jù)對(duì)比。

四、電路整理

在版圖提取完畢之后，下一個(gè)步驟就是電路整理。提取完的電路圖是混亂的，沒(méi)有層次關(guān)系。那么如何將其整理成具有層次關(guān)系，讓人一看就懂呢?

1、這就涉及到有關(guān)芯片的一些常識(shí)了。芯片分為數(shù)字芯片和模擬芯片，但是數(shù)字芯片必定會(huì)包含模擬電路，而模擬芯片卻可以不包含數(shù)字電路。它們有如下一般特征：

A、數(shù)字芯片，必有時(shí)鐘振蕩電路、復(fù)位電路這些模擬電路。必有寄存器，而且整個(gè)數(shù)字部分最耗面積的部分往往都是寄存器。寄存器的使用量是很大的，因此，在版圖上呈現(xiàn)的就是有大數(shù)量的圖像一模一樣的電路，這種電路往往都是寄存器。

B、模擬芯片，有帶隙基準(zhǔn)電路。

2、說(shuō)完了芯片版圖常識(shí)，另外一個(gè)重要的有助于理解所提取的電路的工具就是待反向的芯片的數(shù)據(jù)手冊(cè)!這是最重要的，我們所有有關(guān)于芯片的信息都是從數(shù)據(jù)手冊(cè)上得來(lái)的。所以一定要善用DATASHEET!在芯片數(shù)據(jù)手冊(cè)上，一般會(huì)對(duì)芯片的功能進(jìn)行說(shuō)明，對(duì)芯片如何運(yùn)行進(jìn)行說(shuō)明，這些說(shuō)明將有助于我們對(duì)于電路的整理。

比如說(shuō)，芯片手冊(cè)上說(shuō)道用了I2C，那么電路中肯定有一大塊電路是屬于I2C的。一般來(lái)說(shuō)，版圖的布局都是將同屬于一種功能的管子會(huì)集中放置在一起。I2C電路的特征，從I2C協(xié)議的原理上可以知道，它就兩根信號(hào)線，一根時(shí)鐘，另一根數(shù)據(jù)線。數(shù)據(jù)在芯片內(nèi)部一般是并行傳輸比較方便，所以，I2C電路一定會(huì)有串并轉(zhuǎn)換電路，而串并轉(zhuǎn)換電路一般是寄存器，而且一般是8位。根據(jù)這個(gè)推斷結(jié)果，就在提取的電路中去尋找8個(gè)在一起的寄存器，它們其中一組就是I2C電路的一部分，再根據(jù)芯片版圖的I2CPAD位去尋找，看連接到了那一組寄存器上，那么整個(gè)I2C的電路就被識(shí)別出來(lái)了。因此，

a、靠著芯片手冊(cè)對(duì)芯片功能的說(shuō)明，

b、加上芯片的一些常識(shí)性知識(shí)，

c、加個(gè)人的這種對(duì)電路原理的推理，就可以相對(duì)較快的將電路分層次的整理出來(lái)。逐步的理解整個(gè)芯片的原理。當(dāng)然，由于芯片電路的龐大的關(guān)系，有時(shí)候電路并不是需要完全理清楚，對(duì)于不那么重要的電路可以不理會(huì)。只要保證連接關(guān)系沒(méi)連接錯(cuò)就行。這階段，只會(huì)用到cadenceic5141的virtuososchematic軟件。

五、電路仿真及修改

電路整理好了，下一步就是進(jìn)行電路的仿真及修改了，根據(jù)工藝選擇步驟選擇的工藝來(lái)進(jìn)行。先說(shuō)明一下這階段所使用的工具：

1、cadencespectre,一般集成在cadenceic5141里面，是模擬電路仿真工具(ps：最原始的版本是集成在IC5141內(nèi)部，但功能不全，所以需要單獨(dú)安裝新版本，軟件名為MMSIM61，隨著版本的升級(jí)，它的名字也在修改)，當(dāng)然，數(shù)字電路也可以進(jìn)行仿真，數(shù)字電路的本質(zhì)還是模擬電路;

2、synopsys公司的Hspice,與spectre一樣的仿真工具，另有些差別。

3、Mentor公司的Modelsim,主要在windows上使用，用于verilog網(wǎng)表的仿真。

模擬電路仿真工作流程：在cadence中搭建好仿真環(huán)境，設(shè)置好仿真參數(shù)，選用spectre或者h(yuǎn)spice，然后就可以進(jìn)行仿真的。另外，也可以將電路導(dǎo)出成CDL網(wǎng)表，拷貝到Windows上，用Windows版本的Hspice進(jìn)行仿真，這樣做的優(yōu)點(diǎn)是Windows易于操作。另外說(shuō)明一下spectre和hspice的一項(xiàng)區(qū)別。spectre仿真的時(shí)候會(huì)保存所有電路節(jié)點(diǎn)的數(shù)據(jù)，這樣做優(yōu)點(diǎn)是方便查看各個(gè)節(jié)點(diǎn)的數(shù)據(jù)，缺點(diǎn)是仿真消耗的時(shí)間太長(zhǎng)，保存的數(shù)據(jù)文件太大，這一點(diǎn)在遇到大型電路的時(shí)候會(huì)很耗時(shí)(不知道最新版本改進(jìn)這一點(diǎn)沒(méi)有，鄙人沒(méi)有用過(guò)最新版的spectre)。hspice仿真之前可以自己選定所要查看的節(jié)點(diǎn)，這樣做就可以減少仿真時(shí)間和減小數(shù)據(jù)文件的大小。

數(shù)字電路仿真工作流程：在virtuososchematic中將整理好的電路路中數(shù)字電路部分導(dǎo)出成網(wǎng)表文件，再拷貝到windows系統(tǒng)上進(jìn)行仿真。windows系統(tǒng)上數(shù)字電路網(wǎng)表的仿真采用Modelsim。(這么做的原因是linux系統(tǒng)不太方便)使用Modelsim仿真，最重要的是寫好testbench(貌似這句是廢話)。

關(guān)于電路的修改，這部分其實(shí)不好總結(jié)，因?yàn)槊恳豢钚酒加胁煌膮?shù)，所要修改的地方都不太一樣，我所知道的是，必定要考慮修改的地方往往都是有關(guān)模擬電路的，例如，時(shí)鐘振蕩、復(fù)位電路、開漏輸出管、帶隙等，修改的目的是為了與當(dāng)前所選用的工藝適配，以滿足芯片datasheet的參數(shù)要求。另外，數(shù)字部分的電路其實(shí)一般來(lái)說(shuō)是不需要修改的，但有時(shí)為了節(jié)省版圖面積，會(huì)縮小寄存器管子的尺寸，畢竟縮小一個(gè)，就等于縮小了幾十個(gè)。這一階段其實(shí)是一個(gè)不斷的迭代過(guò)程，它要和版圖繪制結(jié)合起來(lái)，這樣才能夠保證芯片功能和性能的完整。

六、版圖繪制

這部分在電路整理完之后就可以開始進(jìn)行了，并配合電路仿真與修改，逐步晚上版圖的繪制。該階段所使用的主要工具有1、cadenceic5141的版圖繪制軟件;2、cadenceDraculaDiva或者Calibre，這兩個(gè)用于版圖DRC(設(shè)計(jì)規(guī)則檢查)、LVS(版圖一致性檢查);一般而言，calibre會(huì)更加常用一些，畢竟這可是Mentor公司的招牌軟件之一。在版圖繪制好并進(jìn)行各種檢查無(wú)誤之后，就可以tapeout，準(zhǔn)備流片了。

七、測(cè)試規(guī)范

IC設(shè)計(jì)師在芯片tapeout之后就要準(zhǔn)備制定CP測(cè)試規(guī)范了，這是接下來(lái)CP測(cè)試流程的總綱，非常重要。測(cè)試規(guī)范的測(cè)試項(xiàng)主要來(lái)源于芯片datasheet，將重要的參數(shù)設(shè)置為測(cè)試項(xiàng)，并規(guī)定參數(shù)的合理分布范圍以及每一個(gè)測(cè)試項(xiàng)的測(cè)試方法(流程)。這些測(cè)試參數(shù)以及測(cè)試方法將決定CP測(cè)試開發(fā)時(shí)所用到的測(cè)試環(huán)境ATE(autotestenvironment)。

八、CP測(cè)試開發(fā)

根據(jù)測(cè)試規(guī)范，可以選定所需要的測(cè)試工具以進(jìn)行整個(gè)測(cè)試環(huán)境的搭建工作。我所知道到用于芯片測(cè)試的測(cè)試儀有JUNODTS-1000，ASL1000，V777，STS8200等。每一種測(cè)試儀適用于不同種類的芯片測(cè)試，測(cè)試儀主要分為數(shù)字測(cè)試，模擬測(cè)試，數(shù)?；旌蠝y(cè)試這三大類。CP測(cè)試開發(fā)所需要做的工作有：1，測(cè)試儀的選擇(ps：這個(gè)階段還要考慮一個(gè)重要的因素就是一次測(cè)試多少顆裸芯，也就是CP測(cè)試常說(shuō)的多少個(gè)site，這關(guān)系到后續(xù)測(cè)試程序的編寫，以及DUT板的制作，非常重要);2，根據(jù)測(cè)試儀開發(fā)測(cè)試程序;3，制作測(cè)試裸芯片用DUT板，扎PAD位的針由測(cè)試廠制作并焊接在DUT上(ps:DUT板有時(shí)候也叫針卡);4，自制測(cè)試儀(可選)，當(dāng)測(cè)試儀并不能完成某些特殊測(cè)試項(xiàng)的要求時(shí)，還得自己制作測(cè)試儀。例如，紅外接收芯片測(cè)試所需要用到的掃頻儀，若采用非自制掃頻儀，測(cè)試時(shí)間將非常長(zhǎng)，必須自己制作。5，測(cè)試數(shù)據(jù)的分析。對(duì)測(cè)試數(shù)據(jù)的分析有助于對(duì)測(cè)試方法的改進(jìn)和對(duì)芯片設(shè)計(jì)的改進(jìn)。CP測(cè)試在整個(gè)芯片反向設(shè)計(jì)中占據(jù)著重要位置，所花費(fèi)的人力、物力是非常多的，還需要頻繁和測(cè)試廠交流，所以CP測(cè)試顯得非常復(fù)雜。在CP測(cè)試開發(fā)完之后，會(huì)進(jìn)行COB測(cè)試，之后才進(jìn)行CP測(cè)試的調(diào)試階段，以及正式批量測(cè)試階段。

九、COB測(cè)試

所謂COB測(cè)試，其實(shí)就是ChipOnBoard(將裸芯打線在PCB板上或者將封裝好的芯片焊接在PCB上，并將引腳引出)，它是在CP測(cè)試進(jìn)行之前進(jìn)行的一項(xiàng)測(cè)試(也在成品測(cè)試之后進(jìn)行)，用于初步判斷芯片的功能和性能，如果這批次隨機(jī)采樣的幾顆芯片功能和性能都很爛就暫時(shí)不必進(jìn)行CP測(cè)試了。另外，COB測(cè)試相比于CP測(cè)試具有更多的靈活性，可以測(cè)試更多的測(cè)試項(xiàng)，獲取有關(guān)芯片更為全面的信息。當(dāng)然，COB測(cè)試也是需要開發(fā)一套相應(yīng)的測(cè)試環(huán)境的。開發(fā)的工作根據(jù)芯片的不同，工作量會(huì)有很大的不同，例如，如果有I2C通信引腳的芯片，需要用到USB轉(zhuǎn)I2C芯片，例如FT232。通過(guò)在電腦上編程，通過(guò)控制USB轉(zhuǎn)I2C芯片來(lái)控制待測(cè)芯片。這樣的話，搭建整個(gè)測(cè)試環(huán)境就會(huì)比較復(fù)雜。如果是模擬芯片，例如電源管理類芯片，需要使用LabView編程來(lái)控制數(shù)字源表進(jìn)行自動(dòng)化參數(shù)測(cè)量。總之，COB測(cè)試也是芯片設(shè)計(jì)中一個(gè)比較重要的流程,這部分的工作內(nèi)容，比較難以敘述，簡(jiǎn)單的，就用數(shù)字源表測(cè)試幾項(xiàng)參數(shù)就行了，復(fù)雜的都會(huì)基于軟件控制的形式進(jìn)行半自動(dòng)的測(cè)試。具體說(shuō)來(lái)，1、開發(fā)在PC端開發(fā)測(cè)試的程序，例如LabView;2、設(shè)計(jì)測(cè)試芯片的電路板，并留下與PC通信的接口，通常采用單片機(jī)做主控芯片;3、搭建測(cè)試所需要的環(huán)境，比如說(shuō)遮光要求。過(guò)程敘述得很簡(jiǎn)單，但實(shí)際開發(fā)并不容易，難度視待測(cè)芯片而異。

十、成測(cè)開發(fā)

在CP測(cè)試完了之后，裸芯就可以送到成測(cè)廠進(jìn)行劃片和封裝了，在這期間，IC設(shè)計(jì)師所要做的工作就是依據(jù)制定成品測(cè)試的規(guī)范并進(jìn)行成品測(cè)試的開發(fā)。這部分的工作其實(shí)和CP測(cè)試的工作是類似的，只不過(guò)，相對(duì)于CP測(cè)試而言，成品測(cè)試的測(cè)試項(xiàng)會(huì)少很多。許多CP測(cè)試用到的測(cè)試項(xiàng)，比如，燒調(diào)之類的，成品測(cè)試就不會(huì)進(jìn)行了，其余步驟均與CP測(cè)試一致。

十一、可靠性測(cè)試

當(dāng)芯片封裝好，并通過(guò)了成品測(cè)試之后，并不意味著芯片的測(cè)試就結(jié)束了，還有芯片可靠性測(cè)試。在成測(cè)結(jié)束，并把樣品返回設(shè)計(jì)師手中之后，設(shè)計(jì)師還需進(jìn)行COB測(cè)試，并在這時(shí)預(yù)留幾顆芯片不參與接下來(lái)的可靠性測(cè)試，這幾顆芯片將在可靠性測(cè)試之后作為對(duì)比之用。

芯片可靠性測(cè)試，是衡量芯片的質(zhì)量和壽命的一項(xiàng)測(cè)試。它具體包括環(huán)境測(cè)試、EMC測(cè)試、其它測(cè)試等三大項(xiàng)。細(xì)分項(xiàng)有高溫低溫測(cè)試、高溫高濕測(cè)試，抗靜電測(cè)試等等，全部的測(cè)試項(xiàng)可參考IC可靠性測(cè)試項(xiàng)目。每一款芯片都有與其對(duì)應(yīng)的可靠性測(cè)試項(xiàng)，并不是所有測(cè)試項(xiàng)目都要測(cè)。我們只要關(guān)注與該芯片適配的測(cè)試項(xiàng)就行。具體如何決定測(cè)試項(xiàng)，這需要與芯片的用途有關(guān)，每一種用途，它的測(cè)試要求都是不一樣的。可靠性測(cè)試實(shí)驗(yàn)比較簡(jiǎn)單，但是，芯片的可靠性卻是由此來(lái)衡量的。可靠性測(cè)試需要的測(cè)試工具都比較昂貴，當(dāng)然工具的重復(fù)使用性也是比較好的。每一個(gè)測(cè)試項(xiàng)都對(duì)應(yīng)這一套測(cè)試設(shè)備。

十二、成品開發(fā)

設(shè)計(jì)出的芯片必須配置相應(yīng)的使用方案，才能將芯片推廣出去，客戶才能夠更好的使用芯片。不同用途的芯片，它的使用方案不一樣，差別也是非常巨大的。像單片機(jī)、ARM、FPGA類芯片，配置的可不是簡(jiǎn)單的使用方案，而是一整套使用它的系統(tǒng)。電源管理芯片，需要配置一個(gè)電源管理芯片的一套應(yīng)用方案，并且需要具有一定的競(jìng)爭(zhēng)力，這才能夠?qū)⑿酒u出去。所以成品開發(fā)是芯片能否賣出去的關(guān)鍵。我所接觸到的成品開發(fā)，基本是以單片機(jī)為主控芯片的開發(fā)方案。具體開發(fā)過(guò)程將在后續(xù)有更為詳細(xì)的說(shuō)明。

有制造就對(duì)應(yīng)著拆解，下面看一個(gè)具體案例：

那么，這些微型芯片的逆向工程(reverseengineering)是怎么操作和實(shí)現(xiàn)的?現(xiàn)在，我就來(lái)為大家講解，今天先跟大家講個(gè)大概，接著我們會(huì)連續(xù)就這個(gè)芯片的反向技術(shù)分篇細(xì)說(shuō)，歡迎關(guān)注我們研究室頭條號(hào)，謝謝!好，廢話少說(shuō)，直接來(lái)干貨!拆解首先把要拆解的芯片放置在裝了濃硫酸的容器里，容器需要蓋住，但不能嚴(yán)實(shí)，這樣里面的氣體才能漫溢出來(lái)。把容器里的濃硫酸加熱到沸騰(大約300攝氏度)，在瓶底的周圍鋪上蘇打粉——用來(lái)預(yù)防意外飛濺出來(lái)的硫酸液和冒出來(lái)的硫酸氣體：

集成電路由多層組成,每層用光刻工藝由光掩膜加以確定。制造集成電路時(shí)用的掩膜上的幾何圖形就是版圖，版圖是集成電路對(duì)應(yīng)的物理層?，F(xiàn)在提圖工作已經(jīng)可以由電腦全部完成了。主流的電路原理圖分析系統(tǒng)已經(jīng)具有多層顯微圖像瀏覽、電路單元符號(hào)設(shè)計(jì)、電路原理圖自動(dòng)和交互式分析提取以及電路原理圖編輯等強(qiáng)大功能，版圖分析系統(tǒng)則可完成多層版圖輪廓自動(dòng)提取、全功能版圖編輯、嵌入軟件代碼自動(dòng)識(shí)別、提取、校驗(yàn)以及設(shè)計(jì)規(guī)則的統(tǒng)計(jì)和提取。提取、整理電路數(shù)字電路需要?dú)w并同類圖形，例如與非門、或非門、觸發(fā)器等，同樣的圖形不要分析多次。

提出的電路用電路繪制軟件繪出(ViewWork、Laker、Cadence等)，按照易于理解的電路布置，使其他人員也能看出你提取電路的功能，提取電路的速度完全由提圖人員經(jīng)驗(yàn)水平確定。注意，軟件是按照版圖的位置把各組件連接起來(lái)，如果不整理電路是看不出各模塊的連接及功能的，所以完全靠軟件是不能完成電路功能塊劃分和分析。分析電路提取出的電路整理成電路圖，并輸入幾何參數(shù)(MOS為寬長(zhǎng)比)。通過(guò)你的分析，電路功能明確，電路連接無(wú)誤。仿真驗(yàn)證，電路調(diào)整對(duì)電路進(jìn)行功能仿真驗(yàn)證。模擬電路一般采用Hspice、Cadence等工具，小規(guī)模數(shù)字電路采用Cadence,Hsim等工具。根據(jù)新的工藝調(diào)整電路，-調(diào)整后進(jìn)行驗(yàn)證。版圖繪制驗(yàn)證及后仿真對(duì)輸入的電路原理圖進(jìn)行瀏覽、查詢、編輯、調(diào)試與仿真。分析電路原理，調(diào)節(jié)電路參數(shù)，并在一定的激勵(lì)輸入下觀測(cè)輸出波形，以驗(yàn)證設(shè)計(jì)的邏輯正確性。要對(duì)提取的網(wǎng)表作仿真驗(yàn)證，并與前仿結(jié)果對(duì)比。

總結(jié)

事實(shí)證明，通過(guò)正反向相結(jié)合的設(shè)計(jì)方法來(lái)發(fā)展國(guó)內(nèi)的集成電路行業(yè)是可行的，也是必須的。國(guó)內(nèi)很多集成電路設(shè)計(jì)公司都是通過(guò)這種方式起步并發(fā)展壯大的。因?yàn)槁浜?，所以更要努力，學(xué)習(xí)才是第一生產(chǎn)力。