乘用車中的電子部分持續(xù)快速增長(zhǎng)，驅(qū)動(dòng)這一現(xiàn)象的主要因素是乘用車中集成了各種高級(jí)安全功能。整個(gè)行業(yè)向全自動(dòng)駕駛汽車的轉(zhuǎn)變有望進(jìn)一步增加此類安全功能的數(shù)量，進(jìn)而增加電子部分的比重。最近有報(bào)告表明，高端汽車中目前集成了成百上千的半導(dǎo)體器件。另外，這些元器件的復(fù)雜性也是與日俱增。事實(shí)上，引領(lǐng)先進(jìn)半導(dǎo)體前沿市場(chǎng)的正是執(zhí)行人工智能算法所需的芯片，而且這些算法可以管理新興的自動(dòng)駕駛功能。這類安全相關(guān)的器件必須盡可能滿足最高的質(zhì)量和可靠性要求，這一點(diǎn)至關(guān)重要。這些要求已在ISO26262標(biāo)準(zhǔn)中正式提出，世界各地的汽車制造商和供應(yīng)商也已紛紛采用這一標(biāo)準(zhǔn)。這是一項(xiàng)綜合標(biāo)準(zhǔn)，涵蓋軟件和硬件的完整生命周期，從設(shè)計(jì)一直到測(cè)試和實(shí)際運(yùn)行。為幫助企業(yè)滿足ISO26262標(biāo)準(zhǔn)強(qiáng)制要求的質(zhì)量和可靠性指標(biāo)，MentorTessent產(chǎn)品系列提供了一套全面的測(cè)試解決方案。

通過在線自測(cè)試確保系統(tǒng)可靠性

要確保汽車電子的可靠性，其中一種方法便是在功能運(yùn)轉(zhuǎn)期間執(zhí)行定期測(cè)試。借助TessentMissionMode架構(gòu)，可以實(shí)現(xiàn)對(duì)所有片上測(cè)試資源的低延遲系統(tǒng)級(jí)訪問，以便進(jìn)行在線測(cè)試和診斷。圖1顯示的即為該架構(gòu)。使用基于IEEE1687(IJTAG)[1,2]的網(wǎng)絡(luò)可以訪問在整個(gè)設(shè)計(jì)流程中分發(fā)的所有測(cè)試IP。測(cè)試IP可能包括任意TessentDFTBIST功能，或任何符合IJTAG標(biāo)準(zhǔn)的第三方IP。利用SIB（掃描插入位）交換機(jī)的層次化網(wǎng)絡(luò)，即可與測(cè)試IP進(jìn)行多面而又高效的通信。IEEE1149.1TAP（測(cè)試點(diǎn)端口）可提供對(duì)IJTAG網(wǎng)絡(luò)的外部訪問，主要在制造測(cè)試環(huán)境中使用。居于此架構(gòu)中心的是TessentMissionMode控制器，它能接管TAP信號(hào)，并將任何測(cè)試或診斷命令驅(qū)動(dòng)至IJTAG網(wǎng)絡(luò)中的任意和所有測(cè)試IP。

圖1：基于IJTAG的TessentMissionMode架構(gòu)。

MissionMode控制器可配置為在兩種不同模式下工作。在CPU訪問模式下，該控制器支持與CPU總線之間的雙向并行讀寫操作。該控制器可根據(jù)需要執(zhí)行并行到串行和串行到并行數(shù)據(jù)轉(zhuǎn)換，以便在CPU總線與IJTAG網(wǎng)絡(luò)之間傳輸信息。此模式支持圖2所示的模塊級(jí)或系統(tǒng)級(jí)通信架構(gòu)。服務(wù)處理器可通過任意汽車總線，例如CAN（控制器局域網(wǎng)）或I2C（內(nèi)置集成芯片），訪問各個(gè)MissionMode控制器，進(jìn)而訪問任意片上測(cè)試IP。在直接存儲(chǔ)器訪問(DMA)模式下，MissionMode控制器可讀取在非易失性存儲(chǔ)器中預(yù)載的命令數(shù)據(jù)。在系統(tǒng)操作期間，根據(jù)需要，可以存儲(chǔ)多種測(cè)試序列，而且可以以任何順序不限次數(shù)的重新獲得這些測(cè)試序列。

除了通過TAP訪問整個(gè)芯片IJTAG網(wǎng)絡(luò)之外，還可配置一個(gè)或多個(gè)MissionMode控制器直接與單個(gè)或一小組測(cè)試IP通信（參見圖3）。這樣做的好處是可以縮短通信延遲，而這對(duì)某些測(cè)試而言至關(guān)重要。非破壞性存儲(chǔ)器BIST便是一個(gè)重要示例[3]。在這種形式的測(cè)試中，存儲(chǔ)器BIST控制器會(huì)使用一系列的短事務(wù)序列對(duì)存儲(chǔ)器進(jìn)行測(cè)試，我們通常將此成為猝發(fā)。猝發(fā)通常僅持續(xù)若干時(shí)鐘周期（可能20到30個(gè)），并且每次針對(duì)不同的存儲(chǔ)器位置。因此可通過大量較短的存儲(chǔ)器BIST會(huì)話對(duì)整個(gè)存儲(chǔ)器進(jìn)行測(cè)試。這一方法是非破壞性的，因?yàn)樵诿總€(gè)猝發(fā)期間，猝發(fā)所修改的存儲(chǔ)器位置均會(huì)由MBIST控制器進(jìn)行保存和恢復(fù)。由于猝發(fā)僅在仲裁邏輯確定存儲(chǔ)器

圖3：TessentMissionMode直接本地訪問。

可用時(shí)才會(huì)啟動(dòng)，功能性能并不會(huì)受到嚴(yán)重影響。如果存儲(chǔ)器僅在上電時(shí)進(jìn)行測(cè)試，則可使用更傳統(tǒng)的破壞性存儲(chǔ)器BIST測(cè)試。這種情況下，通常就不會(huì)存在延遲問題，單個(gè)與TAP接口的MissionMode控制器便足夠了。

邏輯BIST是另一種常見的系統(tǒng)內(nèi)測(cè)試形式，通過MissionMode控制器可以訪問該測(cè)試。該測(cè)試解決方案涉及在片上生成隨機(jī)測(cè)試向量，然后將其應(yīng)用于掃描鏈。最近，我們對(duì)此方法進(jìn)行了改進(jìn)，提供了一種可集成ATPG壓縮和邏輯BIST的混合測(cè)試解決方案（參見圖4）。汽車設(shè)備內(nèi)通常同時(shí)需要這兩種解決方案；ATPG壓縮用于高質(zhì)量的制造測(cè)試，邏輯BIST則用于上電測(cè)試和系統(tǒng)內(nèi)測(cè)試。

圖4：混合ATPG壓縮和邏輯BIST架構(gòu)。

結(jié)合使用這兩種解決方案將可獲得明顯的優(yōu)勢(shì)。特別是，由于這兩種解決方案使用幾乎相同的片上DFT資源，因此可以減少面積開銷。例如，二者都使用掃描鏈和相關(guān)的測(cè)試時(shí)鐘。兩種解決方案的主要區(qū)別在于將測(cè)試數(shù)據(jù)饋送到掃描鏈以及處理來自掃描鏈的測(cè)試響應(yīng)數(shù)據(jù)的片上邏輯。然而，邏輯間也存在相似性，所以兩種解決方案的邏輯可以高效地合并以同時(shí)支持這兩種方法。

在功能運(yùn)轉(zhuǎn)期間定期應(yīng)用邏輯BIST的一個(gè)重要方面是限制功耗，以便最大限度地降低對(duì)被測(cè)系統(tǒng)其他部分造成的影響。在邏輯BIST操作期間，通過最大限度減少隨機(jī)測(cè)試向量和響應(yīng)的掃描加載和卸載期間的翻轉(zhuǎn)活動(dòng)，可以實(shí)現(xiàn)功耗的降低。圖5所示的架構(gòu)通過定期將隨機(jī)數(shù)據(jù)位替換為常量值而減少了掃描翻轉(zhuǎn)活動(dòng)[4]。該結(jié)構(gòu)支持可編程電路的翻轉(zhuǎn)率色設(shè)定，在小幅增加測(cè)試向量和保持相同測(cè)試覆蓋率的同時(shí)，可以降低電路的翻轉(zhuǎn)率。

圖5：低功耗邏輯BIST架構(gòu)。

使用面向缺陷的綜合測(cè)試實(shí)現(xiàn)極低的DPM

廣泛使用的測(cè)試數(shù)字電路的方法是向設(shè)計(jì)中添加掃描測(cè)試結(jié)構(gòu)，然后通過這些結(jié)構(gòu)提供測(cè)試向量，從而在觀察到芯片響應(yīng)后揭示缺陷。該方法已經(jīng)使用了幾十年，其基礎(chǔ)是對(duì)電路缺陷進(jìn)行高度抽象建模，以實(shí)現(xiàn)高計(jì)算效率的測(cè)試向量生成過程。最初使用的是簡(jiǎn)單的固定故障模型，也就是將電路缺陷建模為邏輯網(wǎng)絡(luò)值固定為0或1。多年來又增加了更復(fù)雜的故障模型，以解決在行業(yè)向新技術(shù)節(jié)點(diǎn)轉(zhuǎn)型時(shí)出現(xiàn)的新缺陷類型。最近采用的故障模型包括轉(zhuǎn)換、橋接、開路和小延遲故障。

然而，隨著幾何形狀越來越小，這些故障模型和相關(guān)聯(lián)的測(cè)試向量越來越難以確保所需的質(zhì)量水平。主要問題在于所有現(xiàn)有故障模型只考慮單元輸入和輸出上的故障以及單元之間互連線路上的某些缺陷。換句話說，明確考慮的只有抽象到網(wǎng)表級(jí)的故障。

然而，事實(shí)證明，越來越多的缺陷均出現(xiàn)在單元結(jié)構(gòu)內(nèi)部。針對(duì)更先進(jìn)的技術(shù)節(jié)點(diǎn)和相關(guān)的加工技術(shù)進(jìn)行的一些估算認(rèn)為，單元內(nèi)發(fā)現(xiàn)的缺陷數(shù)量幾乎占所有電路缺陷的一半。各種類型的互連缺陷也變得越來越普遍。在正常的ATPG過程中，通常會(huì)產(chǎn)生數(shù)千個(gè)測(cè)試向量。結(jié)果是，盡管傳統(tǒng)的故障模型并不明確針對(duì)單元內(nèi)部缺陷和各種單元外部缺陷，但最后還是會(huì)意外地檢測(cè)到大量單元內(nèi)部缺陷。然而，考慮到在設(shè)計(jì)中存在數(shù)百萬(wàn)個(gè)門，并且需要極低的DPPM，依靠運(yùn)氣來檢測(cè)所有潛在缺陷顯然是行不通的。更先進(jìn)的單元感知測(cè)試(CAT)方法[5]會(huì)直接針對(duì)每個(gè)單元內(nèi)部特定的短路和開路缺陷，而版圖感知橋接提取方法[6]則針對(duì)單元之間的互連上的特定橋接缺陷。

在這種CAT方法中，首先要執(zhí)行自動(dòng)的單元庫(kù)特征提取過程，如圖6所示。每個(gè)半導(dǎo)體工藝節(jié)點(diǎn)都有用于描述網(wǎng)表中最低級(jí)元器件的邏輯行為和物理布局的一組技術(shù)單元庫(kù)。單元感知特征提取過程首先要提取用GDSII描述的物理庫(kù)。每個(gè)提取單元會(huì)生成一份帶寄生電阻和電容的晶體管級(jí)別網(wǎng)表。電阻位置表示存在潛在開路缺陷的導(dǎo)電路徑，而電容識(shí)別存在潛在橋接缺陷的位置。然后使用模擬仿真器通過激勵(lì)窮舉仿真每種潛在缺陷，以確定是否存在會(huì)產(chǎn)生不同于無(wú)缺陷輸出結(jié)果的單元輸入組合。最簡(jiǎn)單的情況是用1歐姆電阻表示硬件橋，以此仿真每個(gè)電容位置。還可以使用其他許多電阻值，其中某些會(huì)有不同的測(cè)試激勵(lì)要求。此外，要檢測(cè)只能作為動(dòng)態(tài)缺陷觀察到的橋接或開路，在多個(gè)周期上仿真也很實(shí)用。

圖6：通過庫(kù)特征提取生成單元感知故障模型。

單元感知特征提取的最后一步是將輸入組合的列表轉(zhuǎn)換為各單元內(nèi)部各個(gè)故障的必要輸入值組合。因?yàn)樵撔畔⒃趩卧斎胩幈欢x為邏輯值，所以基本上是模擬缺陷仿真的邏輯故障模型表示。每個(gè)單元的這組激勵(lì)代表ATPG的單元感知故障模型文件。在此文件中，仿真缺陷（現(xiàn)在為故障）可以具有一個(gè)或多個(gè)輸入組合。請(qǐng)注意，因?yàn)橐厌槍?duì)技術(shù)庫(kù)內(nèi)的所有單元執(zhí)行單元特征提取過程，所以使用該技術(shù)的任何設(shè)計(jì)均可讀入相同的單元感知故障模型文件。特征提取只需要執(zhí)行一次，然后即可應(yīng)用于該技術(shù)節(jié)點(diǎn)上的任何設(shè)計(jì)。

在標(biāo)準(zhǔn)固定和轉(zhuǎn)換測(cè)試向量之外使用單元感知ATPG，硅結(jié)果顯示有更多的故障被檢測(cè)到。針對(duì)從350nm到低于16nm的各種技術(shù)節(jié)點(diǎn)，均能測(cè)量出這種檢測(cè)方面的改進(jìn)?？赡芨匾氖?，在實(shí)現(xiàn)這些改進(jìn)的同時(shí)，測(cè)試應(yīng)用時(shí)間的增加并不明顯。

版圖感知橋接提取針對(duì)的是單元之間的互連，要提高缺陷覆蓋率，這是順理成章的下一步驟。橋接提取是基于圖7所示的臨界區(qū)域提取。

圖7：基于臨界區(qū)域的橋接提取流程。

第一步是從LEF和DEF文件創(chuàng)建版圖感知數(shù)據(jù)庫(kù)(LADB)。此LADB包含用于橋接提取的臨界區(qū)域信息。請(qǐng)注意，生成LADB并非額外步驟，它對(duì)版圖感知診斷而言已是必要步驟。完成橋接提取后，UDFM（用戶定義的故障模型）文件中將包含后續(xù)ATPG步驟中會(huì)考慮的所有基于臨界區(qū)域的橋接。

使用單元感知和版圖感知測(cè)試向量獲得的缺陷覆蓋率改善還會(huì)帶來其他測(cè)試益處。憑借改進(jìn)后的結(jié)果，您可以減少甚至省去其他昂貴的測(cè)試過程，例如性能裕度或系統(tǒng)級(jí)測(cè)試。

用于高質(zhì)量混合信號(hào)電路測(cè)試的模擬故障仿真

單元感知測(cè)試、版圖感知測(cè)試和其他先進(jìn)的數(shù)字測(cè)試解決方案對(duì)于提高設(shè)備質(zhì)量很有幫助。不過，事實(shí)證明，當(dāng)今汽車設(shè)備中的大多數(shù)現(xiàn)場(chǎng)故障都發(fā)生在芯片的混合信號(hào)部分（參見圖8）。這并不令人意外，因?yàn)槌晒ο蠖鄶?shù)數(shù)字缺陷意味著任何剩余缺陷的性質(zhì)都可能是混合信號(hào)。這類缺陷雖然往往數(shù)量較少，但在安全攸關(guān)的汽車應(yīng)用中依然是不可容忍的。因此需要解決方案來填補(bǔ)這一測(cè)試空缺。

自動(dòng)生成模擬測(cè)試的基本前提是具備一種自動(dòng)方法來測(cè)量任何測(cè)試所實(shí)現(xiàn)的故障覆蓋率。盡管數(shù)字電路故障仿真面市已有近30年，但直到最近，各類學(xué)

圖8：混合信號(hào)汽車IC中的電子來源細(xì)分。

術(shù)論文和大會(huì)中才開始討論模擬故障仿真的主題。全新的TessentDefectSim模擬電路故障仿真器[7,8]是業(yè)內(nèi)首款商用解決方案。其基本方法是在晶體管級(jí)別的網(wǎng)表中測(cè)量開路、短路缺陷的覆蓋率以及相關(guān)的參數(shù)變化。通過模擬仿真，在存在缺陷的情況下評(píng)估電路響應(yīng)的變化，來確定給定缺陷的覆蓋率。與在扁平網(wǎng)表中依次仿真各項(xiàng)缺陷的做法相比，通過使用多種效果顯著的加速方法，可以將模擬仿真時(shí)間縮短幾個(gè)數(shù)量級(jí)，這使得上述方法現(xiàn)在變得切實(shí)可行。這類方法包括：按照可能性加權(quán)隨機(jī)采樣，以確保將多數(shù)時(shí)間花在仿真最有可能的缺陷上；混合模型仿真，將最高級(jí)別的模型或網(wǎng)表用于每個(gè)不包含當(dāng)前仿真的缺陷的子電路實(shí)例；等等。這一全新的自動(dòng)化方法實(shí)現(xiàn)了多種模擬測(cè)試相關(guān)的功能。首先，可以評(píng)估現(xiàn)有模擬測(cè)試的效果。對(duì)于未覆蓋任何額外缺陷的測(cè)試，可以予以消除，從而縮短測(cè)試時(shí)間，降低測(cè)試成本。新的缺陷覆蓋率指標(biāo)還可用于指導(dǎo)生成新的高效測(cè)試。

缺陷容差和FMEDA分析

在電路存在各種缺陷的情況下，TessentDefectSim也可衡量電路在可接受的參數(shù)范圍內(nèi)繼續(xù)保持正常工作的能力[9]。這一缺陷容差分析直接關(guān)系到長(zhǎng)期的可靠性，因此對(duì)汽車應(yīng)用來說極其重要。在最常見的情況下，假設(shè)功能邏輯受到ECC或BIST等一些安全機(jī)制的監(jiān)控。那么，缺陷造成的影響可按圖9所示進(jìn)行分類。

圖9：功能性安全分析的缺陷分類。

q1和q2象限內(nèi)的缺陷不影響正確的電路功能運(yùn)轉(zhuǎn)，因此不會(huì)對(duì)安全造成不利影響。q3象限中的缺陷會(huì)影響功能運(yùn)轉(zhuǎn)，但安全監(jiān)視器可將其檢測(cè)出來，從而令電路處于安全狀態(tài)。q4象限中的缺陷也會(huì)影響功能運(yùn)轉(zhuǎn)，而且不幸的是，安全監(jiān)視器無(wú)法將其檢測(cè)出來。因此，q4缺陷會(huì)導(dǎo)致不安全狀態(tài)。于是，缺陷容差可計(jì)算為1–q4/(q1+q2+q3+q4)。

TessentDefectSim也可以生成ISO26262標(biāo)準(zhǔn)中定義的其他FMEDA（失效模式、影響和診斷分析）相關(guān)的硬件安全指標(biāo)。相關(guān)指標(biāo)的定義和計(jì)算方法如下：

?單點(diǎn)失效指標(biāo)(SPFM)是單一缺陷不會(huì)導(dǎo)致不安全狀態(tài)的概率（要么會(huì)被安全監(jiān)視器檢測(cè)到，要么不會(huì)導(dǎo)致功能失效）。這也就是以上定義的缺陷容差。

SPFM=(q1+q2+q3)/(q1+q2+q3+q4)

?潛在故障指標(biāo)(LFM)表示，在兩個(gè)點(diǎn)故障均不會(huì)單獨(dú)導(dǎo)致不安全狀態(tài)的情況下，它們一起發(fā)生時(shí)仍不會(huì)導(dǎo)致不安全狀態(tài)的概率。為限制此分析的復(fù)雜性，我們可通過分析哪種缺陷會(huì)導(dǎo)致安全監(jiān)視器不檢測(cè)其他功能失效，來計(jì)算這一指標(biāo)。這些缺陷的度量在以下等式中表示為“l(fā)atent”變量：

LFM=(q1+q2+q3-latent)/(q1+q2+q3)

?診斷覆蓋率(DC)用于衡量可導(dǎo)致功能失效但會(huì)被安全監(jiān)視器檢測(cè)到的缺陷的百分比。

DC=q3/(q3+q4)

?隨機(jī)硬件失效(PMHF)的概率指標(biāo)本質(zhì)上表示的是每小時(shí)的總體失效概率，衡量方法是考慮隨時(shí)間的推移發(fā)生所有可能導(dǎo)致功能失效的故障的可能性。

PMHF=(1-SPFM)×(所有缺陷似然的總和)×(企業(yè)常量)

結(jié)語(yǔ)

隨著元器件尺寸的縮小和復(fù)雜性的不斷提高，滿足ISO26262及其他汽車電子標(biāo)準(zhǔn)的質(zhì)量和可靠性要求將變得越來越困難。芯片的數(shù)字和模擬部分都必須經(jīng)過充分測(cè)試。采用單元感知ATPG和非破壞性存儲(chǔ)器BIST等先進(jìn)的測(cè)試功能后，不僅將提高半導(dǎo)體制造商達(dá)成必要的質(zhì)量和可靠性指標(biāo)的能力，而且通過提供嵌入式測(cè)試功能，還將使其產(chǎn)品進(jìn)一步差異化?？蛻艨梢栽谙到y(tǒng)級(jí)和現(xiàn)場(chǎng)利用這些測(cè)試功能。失效指標(biāo)的計(jì)算和交付也很快會(huì)成為滿足必要的系統(tǒng)功能性安全目標(biāo)的重要交付物。