摘要：本文論述了以級(jí)聯(lián)型H橋單元電壓源逆變器硬件為基礎(chǔ)，采用同步旋轉(zhuǎn)變換法對(duì)負(fù)荷指令電流進(jìn)行檢測，采用PID斜坡控制法和電流平行矢量疊加反饋均壓控制策略，發(fā)明鏈?zhǔn)届o止無功發(fā)生器（SVG）控制算法。并采用DSP+FPGA共同構(gòu)造36路PWM發(fā)生器，實(shí)現(xiàn)級(jí)聯(lián)H橋SVG的模塊化設(shè)計(jì)。在理論分析的基礎(chǔ)上，通過仿真對(duì)本文所提出的控制方案進(jìn)行了驗(yàn)證。

1引言

在電力系統(tǒng)中，由于大量電動(dòng)機(jī)負(fù)荷和其它用電設(shè)備的投入，造成電網(wǎng)供電質(zhì)量下降，即功率因數(shù)較低、電壓波動(dòng)較大。近年來由于變頻器和整流設(shè)備等電力電子設(shè)備的廣泛使用，使得電網(wǎng)受到嚴(yán)重的諧波污染。在工業(yè)負(fù)荷發(fā)達(dá)的電網(wǎng)，日耗電量巨大，負(fù)荷呈非線性和沖擊性，引發(fā)了多種電能質(zhì)量問題，主要包括功率因數(shù)低、諧波含量高、三相不平衡、功率沖擊、電壓閃變和電壓波動(dòng)。綜上所述，電網(wǎng)的諧波和無功問題日益突出，整個(gè)供配電系統(tǒng)的安全運(yùn)行存在較大的隱患。因此，世界各國電力系統(tǒng)近年來紛紛采用了SVC動(dòng)態(tài)無功補(bǔ)償裝置和APF諧波治理裝置來提高電網(wǎng)的電能質(zhì)量，作為SVC的下一代產(chǎn)品，SVG靜止無功發(fā)生器在響應(yīng)速度、穩(wěn)定電網(wǎng)電壓、降低系統(tǒng)損耗、增加傳輸能力、提高瞬變電壓極限、降低諧波和減小占地面積等多方面具有更加優(yōu)越的性能。本專利所涉及的鏈?zhǔn)絊VG靜止無功發(fā)生器的控制策略是其性能的關(guān)鍵。

2SVG系統(tǒng)整體構(gòu)成

在SVG交流側(cè)電抗器未接入網(wǎng)側(cè)時(shí)，先通過充電電阻給裝置直流側(cè)電容進(jìn)行充電，使其具備一定的初始值，將直流側(cè)電容電壓看作平衡狀態(tài)且具備穩(wěn)態(tài)狀態(tài)下的電壓值?，F(xiàn)場采集的網(wǎng)側(cè)三相電壓、電流信號(hào)經(jīng)調(diào)理電路通過并口將數(shù)據(jù)傳送給主控制板的DSP芯片。由DSP進(jìn)行濾波和數(shù)據(jù)處理，得到三相參考電流，并計(jì)算得到各相應(yīng)輸出的參考電壓，然后利用FPGA產(chǎn)生SVG裝置中各全控器件的脈沖信號(hào)。主系統(tǒng)構(gòu)成如圖1所示。

2.1SVG的DSP算法程序主要完成功能

對(duì)DSP硬件資源進(jìn)行初始化，主要針對(duì)DSP晶振及時(shí)鐘分頻，CPU定時(shí)器及事件管理器，16位并行總線端口，通用IO端口，PWM比較寄存器，AD采樣中斷寄存器，CAN總線寄存器，SCI串口等片上資源進(jìn)行初始化。完成SVG的啟動(dòng)停機(jī)控制，電網(wǎng)電壓跟蹤鎖相，開環(huán)無功數(shù)據(jù)解耦和閉環(huán)控制功率輸出，故障處理等功能。

總線數(shù)據(jù)通信功能的實(shí)現(xiàn)，主要通過16位并行數(shù)據(jù)總線與FPGA進(jìn)行數(shù)據(jù)通信，將調(diào)制波數(shù)據(jù)發(fā)送給FPGA進(jìn)行PWM波調(diào)制輸出，采用CAN總線實(shí)現(xiàn)上位機(jī)（人機(jī)界面）及其他控制板的板間數(shù)據(jù)通信功能。

3SVG控制策略研究

3.1負(fù)荷無功補(bǔ)償指令電流生成策略

 SVG靜止無功發(fā)生器的補(bǔ)償性能由負(fù)荷指令電流檢測算法決定，通常的指令電流檢測算法有瞬時(shí)無功功率理論算法、FBD（FryzeBuchholzDepenbrock）法、SRF同步旋轉(zhuǎn)變換理論算法、神經(jīng)網(wǎng)絡(luò)控制算法等。同步旋轉(zhuǎn)變換理論算法是基于同步旋轉(zhuǎn)dq坐標(biāo)的電流變換，先將三相負(fù)載電流進(jìn)行去零序處理（平衡條件補(bǔ)償），然后進(jìn)行Park變化得到正序的d軸有功和q軸無功，然后將d軸有功通過低通濾波環(huán)節(jié)（LPF算法）得到無諧波的d軸，再將q軸無功取0與無諧波的d軸一起進(jìn)行反Park變換，生成三相正序有功基波，然后用三相用戶負(fù)載瞬時(shí)波形減去三相正序有功基波便得到了需要補(bǔ)償?shù)娜嗾?fù)序無功和諧波指令電流（IHaIHbIHc），在與其他控制分量一起進(jìn)入PID閉環(huán)控制環(huán)節(jié)。如圖2所示負(fù)荷無功補(bǔ)償指令電流生成策略結(jié)構(gòu)圖。

其中矢量i以電網(wǎng)基波頻率ω逆時(shí)針方向旋轉(zhuǎn)。負(fù)荷電流的dq同步旋轉(zhuǎn)變換可通過以下公式推導(dǎo)得出：

經(jīng)過上面的分析基本上與θ有余弦關(guān)系的就是有功軸。q軸有功d軸滯后無功。以上式子中的，改變的值即可改變dq變換的起始角度。單鎖相環(huán)輸出即為id、iq、ω、θ，且此時(shí)θ=r（即d軸與Im軸重合）。

3.2鏈?zhǔn)絊VG靜止無功發(fā)生器直流電壓均壓控制策略

鏈?zhǔn)絊VG靜止無功發(fā)生器直流電壓均壓控制策略的基本思想是在每個(gè)H橋參考電壓上疊加一個(gè)與電流方向平行的矢量，由于H橋的輸出電壓與電流相位基本呈90°，因此在H橋參考電壓上疊加與電流平行的矢量后，便可通過直流電壓與參考電壓的誤差來調(diào)節(jié)注入每個(gè)H橋的有功，從而可以平衡每個(gè)電容上的電壓。如圖3所示，電壓與參考直流電壓的差經(jīng)過比例環(huán)節(jié)后乘以SVG自身的電流，便得到了參考電壓的有功分量。當(dāng)電容電壓低于參考值時(shí)，參考電壓的有功分量增大，因此注入H橋的有功增加，從而使得電容電壓升高，隨著電容電壓的升高，H橋的損耗增加，當(dāng)H橋的損耗與注入的有功相等時(shí)，達(dá)到新的平衡。

3.3鏈?zhǔn)絊VG靜止無功發(fā)生器啟動(dòng)時(shí)刻斜坡PID控制策略

鏈?zhǔn)絊VG靜止無功發(fā)生器啟動(dòng)時(shí)，預(yù)充電回路旁路開關(guān)閉合后，主控制器部分就會(huì)開啟IGBT，這時(shí)直流電容上的電壓就會(huì)按照設(shè)定數(shù)值上升，但是由于預(yù)充電的直流電壓與設(shè)定電壓的差值往往偏差較大，一般設(shè)定電壓要高于預(yù)充電電壓200V~500V之間，這時(shí)由于線路的短路阻抗較小（預(yù)充電已旁路），因此較高的壓差就會(huì)在主回路產(chǎn)生一個(gè)大的過電流，常規(guī)直流電壓PID無法快速地對(duì)誤差進(jìn)行調(diào)節(jié)控制，所以過電流的時(shí)間會(huì)比較長（一般維持幾十毫秒左右），過電流會(huì)對(duì)IGBT等功率器件產(chǎn)生不良影響，嚴(yán)重的會(huì)導(dǎo)致IGBT損壞，因此就需要對(duì)啟動(dòng)過程中的直流電壓調(diào)節(jié)進(jìn)行處理，我們這里所采用的方法是對(duì)直流電壓設(shè)定值進(jìn)行斜坡處理。

具體的方法是：預(yù)充電完成時(shí)刻的直流電壓假設(shè)為,直流電壓最終設(shè)定值假設(shè)為，那么它們之間的直流電壓差為，我們將按照經(jīng)驗(yàn)進(jìn)行等分處理，即，N這里可根據(jù)壓差的大小和PID最終的響應(yīng)速度進(jìn)行選取，那么預(yù)充電后開啟IGBT進(jìn)行直流電壓的建立調(diào)節(jié)就變成下面的關(guān)系式：

 我們可以看到由于有了存在，所以將是一個(gè)非常平滑上升的調(diào)節(jié)過程，根據(jù)對(duì)N數(shù)值的調(diào)整可以方便的改變坡度的調(diào)節(jié)斜率，改善直流電壓調(diào)節(jié)的沖擊響應(yīng)問題，電壓調(diào)節(jié)率的變化會(huì)最終影響電流的上升率，根據(jù)SVG系統(tǒng)的整體閉環(huán)調(diào)節(jié)作用就會(huì)大大改善啟動(dòng)暫態(tài)的過流程度，增強(qiáng)常規(guī)PID調(diào)節(jié)的魯棒性能。

3.4鏈?zhǔn)絊VG靜止無功發(fā)生器整體閉環(huán)控制策略

鏈?zhǔn)絊VG靜止無功發(fā)生器采用直接電流控制方案如圖4所示，由主控制器DSP對(duì)三相電網(wǎng)電壓（UsaUsbUsc），三相負(fù)載電流（ILaILbILc）以及各單元的直流電壓進(jìn)行AD采樣。

（1）進(jìn)入PLL鎖相處理算法對(duì)電網(wǎng)電壓進(jìn)行PARK變換，并通過PI控制器對(duì)誤差角度進(jìn)行跟蹤調(diào)節(jié)處理，然后得到電網(wǎng)電壓的鎖相角度的正/余弦值（和）。

（2）進(jìn)入負(fù)荷指令電流檢測算法對(duì)用戶負(fù)載電流進(jìn)行無功提取運(yùn)算，先將三相負(fù)載電流進(jìn)行去零序處理（平衡條件補(bǔ)償），然后進(jìn)行Park變化得到正序的d軸有功和q軸無功，然后將d軸有功通過低通濾波環(huán)節(jié)（LPF算法）得到無諧波的d軸，再將q軸無功取0與無諧波的d軸一起進(jìn)行反Park變換，生成三相正序有功基波。

（3）用三相用戶負(fù)載瞬時(shí)波形減去三相正序有功基波便得到了需要補(bǔ)償?shù)娜嗾?fù)序無功和諧波指令電流（IHaIHbIHc），單相無功指令電流再進(jìn)入?yún)⒖颊{(diào)制波生成算法進(jìn)行參考調(diào)制波的生成處理，在該算法模塊中首先將每相的電壓平均值（每相12個(gè)單元采樣后取平均值）通過具備啟動(dòng)過程斜坡PID處理（參考目標(biāo)為800V）功能模塊后得到等效的裝置有功損耗電流幅值。

（4）與電網(wǎng)電壓鎖相得到余弦做乘進(jìn)行合成，得到交流瞬時(shí)電流波形，再與負(fù)的裝置輸出的瞬時(shí)電流波形（負(fù)號(hào)是跟補(bǔ)償電流的輸出方向有關(guān)，我們認(rèn)為裝置的電流流入方向?yàn)檎?，輸出為?fù)）做和，形成裝置的等效瞬時(shí)有功電流，再做比例化處理，然后與單相無功指令電流做和形成補(bǔ)償指令電流。

（5）為了得到調(diào)制比合適的參考調(diào)制波需要將補(bǔ)償指令電流除以二分之一倍的Udc（歸一化處理），然后經(jīng)過比例限幅后就形成了單相的參考調(diào)制波數(shù)據(jù)（PWMref），要想使SVG能夠穩(wěn)定的進(jìn)行補(bǔ)償運(yùn)行還需要對(duì)每相的所有單元進(jìn)行直流母線的均壓處理，我們采用的是單個(gè)母線Udc與平均值間的PI誤差控制均壓算法，就是將每個(gè)單獨(dú)的單元采集回來的Udc做反饋控制信號(hào)，再與單相計(jì)算得到的Udc平均電壓做參考進(jìn)行PI誤差調(diào)節(jié)，最終使得每個(gè)單元的直流母線電壓都趨于穩(wěn)定均衡，為了使均壓PI誤差調(diào)節(jié)的輸出量準(zhǔn)確的進(jìn)行調(diào)制輸出，需要將該誤差輸出量除以裝置的輸出電流值。

（6）將得到新的誤差調(diào)制波形再與三個(gè)單相的參考調(diào)制波數(shù)據(jù)（PWMref）合成形成裝置的正弦調(diào)制波數(shù)據(jù)，最后再通過PWM波生成邏輯（采用多重化SPWM波生成方案）形成PWM波，經(jīng)過驅(qū)動(dòng)電路驅(qū)動(dòng)H橋的IGBT功率回路最終實(shí)現(xiàn)SVG整體的無功諧波補(bǔ)償功能。

4FPGA控制器設(shè)計(jì)

FPGA通過按照與DSP的通信協(xié)議規(guī)定進(jìn)行工作。在DSP完成采集和算法處理后，將輸出的調(diào)制信號(hào)（三相正弦調(diào)制波）和控制信號(hào)數(shù)據(jù)通過寫RAM的方式送給FPGA中。FPGA接收數(shù)據(jù)并進(jìn)行鎖存，并且每相的電壓調(diào)制信號(hào)與自身生成的移相載波進(jìn)行比較后輸出PWM波。

4.1FPGA軟件設(shè)計(jì)流程圖

如圖5所示，其描述了FPGA數(shù)據(jù)、信號(hào)處理流程。

4.2FPGA模塊設(shè)計(jì)

4.2.1數(shù)據(jù)提?。–aiyang_data模塊）

DSP與FPGA通信濾除混亂的信號(hào)。如圖6效果在FPGA接收端care口可以看到在數(shù)據(jù)之間有混亂數(shù)據(jù)流夾雜其中，采用中值濾波方式提取有用數(shù)據(jù)，得到IA有效數(shù)據(jù)流。

4.2.2內(nèi)部雙口RAM讀取數(shù)據(jù)，如圖7所示

4.2.3分離數(shù)據(jù)組

即將三相電壓信號(hào)、啟停信號(hào)分開（lvbo1模塊）。每相的基波為Q格式，經(jīng)data_Qtoint模塊轉(zhuǎn)換成整數(shù)。如圖8所示。

4.2.4PLL倍頻

應(yīng)用FPGA軟件自帶的pll模塊，將FPGA的時(shí)鐘提高，使得FPGA內(nèi)部載波頻率提升，并通過fen_pin_qi模塊輸出載波時(shí)鐘頻率和zaibo_Ua模塊中載波計(jì)數(shù)步長并行實(shí)施。

如圖9所示。

4.2.5三相載波移相

對(duì)于同相的并聯(lián)單元基波是相同的，在FPGA中生成的載波按照固定的角度移相，滿足基波的一個(gè)周期即可。如此相當(dāng)于將spwm多重化，如圖10、11所示。

4.2.6FPGA的pwm輸出

經(jīng)過SPWM后，pwm波輸出經(jīng)過系統(tǒng)時(shí)鐘同步，并受控于DSP的開啟數(shù)據(jù)，實(shí)現(xiàn)可控輸出。如圖12所示。

5仿真與實(shí)驗(yàn)

5.1仿真方案及仿真結(jié)果

為測試控制系統(tǒng)的運(yùn)行效果，本文在6kW小功率實(shí)驗(yàn)平臺(tái)上進(jìn)行了實(shí)驗(yàn)，平臺(tái)的功率部分每相由兩個(gè)功率單元串聯(lián)而成，交流額定電壓380V。

 圖13給出了對(duì)低通濾波進(jìn)行補(bǔ)償?shù)男Ч膶?shí)驗(yàn)波形，此時(shí)系統(tǒng)采用PI算法控制，輸出電壓頻率為50Hz。圖中的Ua為實(shí)際采樣得到的電壓，Ua_ref為本周期計(jì)算得到的參考電壓，Ua_comp為對(duì)Ua進(jìn)行補(bǔ)償后的結(jié)果。其中Ua為通過電壓霍爾、低通濾波以及控制板上的電壓信號(hào)經(jīng)DSP采樣獲得，Ua_ref、Ua_comp為DSP計(jì)算得到。采樣率為主中斷運(yùn)行頻率2kHz。從圖中可見，Ua和Ua_ref存在較大的幅值和相位誤差，而Ua_comp在幅值和相位上都已經(jīng)接近給定信號(hào)Ua_ref，二者之間存在一個(gè)相位延時(shí)是由于數(shù)字控制系統(tǒng)中，本周期的計(jì)算結(jié)果要在下一個(gè)控制周期才可以發(fā)出。

 圖14和圖15給出了設(shè)定頻率1Hz時(shí)空載和帶80%負(fù)載時(shí)的電壓電流波形。其中電流通過電流探頭進(jìn)行采樣，接入示波器1通道，探頭響應(yīng)頻率為DC-50MHz，采樣比例為屏幕顯示1A對(duì)應(yīng)實(shí)際電流10A；電壓為經(jīng)過霍爾傳感器后的電壓波形，接入示波器2通道，霍爾傳感器的響應(yīng)頻率為DC-500kHz，采樣比例為屏幕顯示1V對(duì)應(yīng)實(shí)際電壓200V?？梢钥闯鲭姍C(jī)在低速下，電機(jī)運(yùn)行情況穩(wěn)定。

圖16、圖17給出了設(shè)定運(yùn)行頻率40Hz時(shí)空載和帶80%負(fù)載時(shí)的電壓電流波形，電壓電流比例與1Hz時(shí)相同。此時(shí)電壓的波形已經(jīng)較為接近正弦，體現(xiàn)了多電平逆變器的優(yōu)點(diǎn)。

6結(jié)論

采用級(jí)聯(lián)H橋型SVG作為核心結(jié)構(gòu)已經(jīng)成為未來無功補(bǔ)償領(lǐng)域研究發(fā)展的主要潮流，研究更為可靠的電流跟蹤控制方式和直流側(cè)電容電壓平衡控制策略，對(duì)提高SVG進(jìn)行諧波抑制時(shí)的動(dòng)態(tài)響應(yīng)和工作的可靠性具有主要的研究意義和應(yīng)用前景。使用FPGA搭建了實(shí)驗(yàn)驗(yàn)證平臺(tái)，證明了所提出的控制方案的有效性。通過小功率平臺(tái)的實(shí)驗(yàn)驗(yàn)證了控制方案的可靠性。