前言 隨著通用移動通信系統(tǒng)（UMTS）網(wǎng)絡在日本和歐洲實現(xiàn)商用，市場對多頻段寬帶碼分多址（W-CDMA）收發(fā)器芯片的要求更加苛刻——除了縮小芯片面積和主板占用空間、減少組件數(shù)量、降低材料成本外，還要求芯片具備足夠的靈活性，不僅要支持工作頻段I，還要支持其他多個頻段?？紤]到UMTS的全雙工性質，再加上支持所有頻段要求在面積更小的芯片上集成多個發(fā)射和接收通道，如何最大限度降低這些通道之間的串擾，就成為一個非常具有挑戰(zhàn)性的任務。第一顆采用0.13微米CMOS工藝制造的單芯片直接轉換收發(fā)器于2003年2月面世；第一顆采用0.35微米SiGe BiCMOS工藝制造的單芯片UMTS收發(fā)器于2004年正式推出。最新發(fā)布的直接變換設計包括一個采用0.35微米SiGe BiCMOS工藝制造的適用于WCDMA/HSDPA網(wǎng)絡的三頻段單芯片收發(fā)器。 本文介紹了一種適用于頻分復用（FDD）網(wǎng)絡的低功耗、多頻段、全集成化單芯片UMTS W-CDMA/HSDPA直接轉換型收發(fā)器。它采用0.13微米CMOS工藝制造而成。該設計包括三條零中頻接收（RX）通道，三條直接轉換型發(fā)射（TX）通道，兩個分數(shù)型頻率合成器。它們都由一個多標準編程接口控制。圖1顯示了該芯片的完整框圖。 接收器包括差分輸入端口、第二低噪放大器級（2nd LNA）、兩個下變頻器（帶CMOS Gilbert型混頻器以及緊隨其后的低噪緩沖放大器）、一個經(jīng)過校準的模擬有源六階基帶（BB）濾波器，并且伴隨一個附加的二階可編程陷波濾波器（2.7 MHz）。所有直流偏置由內(nèi)部電路補償。 該收發(fā)器包括一個Butterworth型三階模擬有源基帶濾波器，以及三個直接上變頻器、可變增益放大器（VGA）級（每條通道的增益控制范圍超過85dB）、高功率輸出驅動級（典型輸出功率為11dBm）。VGA級的自適應偏置，可確保整個輸出功率范圍內(nèi)功耗最低。 混頻器包括全集成式壓控振蕩器（VCO），后者集成了片上調(diào)諧電路、自動上電校準和環(huán)路濾波器等功能。 所有功能均由一個基于三線制總線設計的靈活的多標準編程接口控制，這不僅實現(xiàn)了后向兼容，而且可支持DigRF標準所規(guī)定的全部讀/寫存取操作。 該器件的工作電壓范圍為2.7 -3 V，工作環(huán)境溫度范圍為-30℃至+85℃，可配置成不同的參考振蕩頻率以及不同的基帶接口參數(shù)（例如I/Q共模電壓），從而實現(xiàn)最佳兼容性。多種節(jié)電模式可確保各類操作情景下的功耗最低。接收通道的最大功耗為通道的最大功耗為35mA（打開陷波濾波器時為37mA），而發(fā)射器的功耗始終低于80mA。如果發(fā)射和接收功能都沒有啟動，一個被稱為“睡眠模式”的特殊操作模式將被激活。在這種模式下，器件的典型功耗一般為2mA。如果移動終端（UE）未被用于無線信號收發(fā)（例如，正在使用高級移動終端都具有的個人數(shù)字助理（PDA）功能），這對于延長電池工作時間非常有用。在睡眠操作模式下，所有的寄存器設置都保存在一個特殊的隨機存取存儲器（RAM）中，這樣，在下次被喚醒時，集成電路就能取回所有的設置。 如果被用于多模環(huán)境，該收發(fā)器可作為功耗最低的前端控制中心，以及活動的備用收發(fā)器（例如GSM收發(fā)器）。其實現(xiàn)方式是：激活一個特殊的工作模式，該模式可關閉發(fā)射和接收功能，從而實現(xiàn)功耗最小化，并且對所有6個前端控制輸出引腳進行仲裁設置。 該芯片采用非常袖珍的無引腳封裝技術—PG-WFSGA-81-1 （超細間距半球珊陣列），面積僅為5×5毫米，最大高度為0.8毫米。球珊間距為0.5毫米。 　　分數(shù)型頻率合成器 接收器和發(fā)射器都集成了參考頻率為26MHz的分數(shù)型頻率合成器，同時搭載了參考電阻器。較低的帶內(nèi)相噪，為使用更寬的PLL環(huán)路帶寬（目的是全面集成環(huán)路濾波器）創(chuàng)造了條件，因此可最大限度減少外部組件的數(shù)量。要覆蓋所有的工作頻段（包括附加的頻率容限），在4GHz頻段工作的差分VCO有一個很寬的調(diào)諧范圍，它被劃分為256個VCO頻段?？梢酝ㄟ^在VCO RF輸出端口激活一個附加的二分頻器以支持UMTS頻段V和頻段VI。相應的VCO頻段由內(nèi)部的標定算法進行選擇，該算法將在PLL被啟動或者一個新的頻點被設定時被觸發(fā)。同時，進一步的校準可最大限度降低PLL的偏變，例如環(huán)路濾波器拐角頻率的離散等。 圖2顯示了混頻器相噪模擬量。 超低帶內(nèi)相噪是實現(xiàn)接收器和發(fā)射器誤差向量幅度（EVM）最小化的重要基礎。 　　零中頻接收器 根據(jù)過去發(fā)布的一個設計，每條接收通道由一個0o/90o I/Q主-從二分頻器驅動，后者可產(chǎn)生為直接將差分射頻輸入信號混頻至基帶濾波器的異常精確的正交信號?？删幊淘鲆娣糯笃鳎≒GA）的增益范圍為89dB，每dB步長的步長精度大約為0.1dB，整個增益范圍的步長精度為2dB。 主要針對增益步長采用R-2R網(wǎng)絡即可實現(xiàn)上述精確度。在解調(diào)器的后面，采用一個六階Chebychev型跳耦結構濾波器（帶面向I/Q基帶接口的差分信號）進行抗鋸齒失真和信道隔離處理?？赏ㄟ^軟件編程方式激活附加的2.7MHz陷波器，從而滿足UMTS頻段II和III的要求。整個濾波器得到了優(yōu)化，最大振幅誤差為±0.5 dB，相位畸變不超過±3o。在接收器初始化期間，濾波器的2.275MHz的拐角頻率被校準，結果使整個采樣和溫度范圍的偏差僅為5%?；鶐V波器特性的模擬量參見圖4，其中，實線代表隨頻率變化的正常濾波器衰減，虛線對應的是被激活陷波器級的特性。 為了最小化增益轉換時的DC瞬變，接收鏈中的所有運算放大器的偏差均被校準為零。一個拐角頻率為3.75KHz的附加DC環(huán)路可清除所有的殘余DC偏差。因此，在增益變化時，瞬態(tài)DC偏差不會超過±50 mV。 接收器的最小三階交調(diào)截取點（IIP3）為-6 dB，二階交調(diào)截取點（IIP2）大于35 dBm。高增益范圍的噪聲系數(shù)優(yōu)于12dB。最大EVM為12.5%（有效值），使得接收器能夠被用于高速下行分組接入（HSDPA）7/8類網(wǎng)絡。典型采樣的EVM大約為8%（有效值），如圖5所示。 低功耗射頻前端設計 尤其對于CMOS設計而言，最重要的是最大限度降低電路功耗，從而克服該項工藝的固有缺陷。由于接收器的功耗是一個重要的預算參數(shù)，我們選擇了一個先進的射頻前端。依據(jù)有關文獻中所發(fā)布的一個設計，VCO分頻器和解調(diào)器分別直接位于VCO緩存器和LNA之上。因此，兩個功能塊共用一個輸入電源，從而顯著降低了器件功耗。具體工作原理如圖6所示。 圖7顯示了LNA -解調(diào)器功能塊。 直接上變頻發(fā)射器 發(fā)射器內(nèi)含一個完全差分化可編程輸入緩沖器，以處理不同的基帶輸入信號。一個附加的三階Butterworth型基帶濾波器（校準角頻為4.4MHz）能夠消除各類有害的信號內(nèi)容（譬如基帶DAC的雜散輻射等），同時不會對有用的信號產(chǎn)生過大的干擾。此外，精度高于±0.2 dB的可調(diào)-1 dB和-2 dB增益步長，能夠處理各類HSDPA信號群的較高波峰因子。通過提高以下所述的增益控制輸入引腳的電壓可以補償衰減，并且形成一個“高線性度”模式，以符合線性度規(guī)范要求?；鶐V波器輸出信號可驅動直接變換式調(diào)制器（每條發(fā)射通道一個）中集成的Gilbert型混頻器的輸入級。由于布局高度對稱并且完美匹配，再加上在發(fā)射器初始化時采用了一個校準程序，DC偏差始終保持在很低的水平（在高輸出功率范圍內(nèi)通常為-40dBc）。射頻輸入由來自集成化VCO（高頻段和中頻段通道為二分頻器，低頻段通道為四分頻器）的0o/90o信號驅動?；祛l器的輸出信號然后被緩存，并被發(fā)送至射頻差分輸出引腳?？傇鲆嬉话愠^95 dB，分布在基帶和射頻模塊。通過在不同級上分配增益（按照優(yōu)化的加權因子），可實現(xiàn)VGA的近似對數(shù)線性特征。通過在增益控制引腳（TXGC）上施加適當?shù)碾妷海?.5-2.2 V），-77dBm至+7dBm的保證輸出功率范圍（取決于所采用的UMTS頻段和發(fā)射通道）可達到控制。最大功耗（通常為80mA）可隨輸出功率的下降快速下降，在低增益范圍內(nèi)可降低至26mA。當輸出功率最大時，在相應的接收頻段，發(fā)射通道一般可實現(xiàn)-152 dBc/Hz的本底噪聲，同時保持-43dBc的ACLR（有余量）和3%的EVM（典型值）。圖8顯示的是中心頻率為1950MHz時的典型調(diào)制輸出頻率。 芯片接口 串行控制總線 該集成電路由兩個獨立的串行三線制總線控制。其中一條總線負責控制常規(guī)配置，另一條獨立的總線用于設置接收增益。編程接口可后向兼容前代產(chǎn)品并可根據(jù)DigRF標準處理相關命令。最大總線時鐘頻率等于參考時鐘頻率（15.36 MHz至38.4 MHz）。也可通過主用三線制總線（負責配置的總線）對接收增益進行設置。在本例中，備用總線引腳可被用作GPO（通用輸出）引腳。 前端控制 由于多頻段和多模操作所導致的前端復雜度的加大，要求我們對外部組件（例如LNA、PA和轉換器等）進行有效控制。因此，該集成電路包含非常靈活的軟件編程前端控制功能模塊，它可通過以事件觸發(fā)方式轉換6個專用輸出引腳滿足外部組件控制要求。為了確保兼容未來的前端組件（例如三增益LNA），可選擇一個電壓級別可變的附加邏輯“高”信號。 操作測試功能 可通過啟動一個特殊的測試模式和讀回測試圖形對集成電路功能進行檢查，例如檢查是否有所有輸入電壓等。這有助于查明生產(chǎn)過程中的焊接問題。在操作過程中，鎖定檢測引腳邏輯狀態(tài)可跟蹤接收器和發(fā)射器PLL的鎖定狀態(tài)。利用這些信息，信道轉換防護間隔可被最小化。 芯片布局 圖9顯示的是該集成電路的縮微圖。接收器射頻通道位于右側，左上角是調(diào)制器和基帶濾波器。接收器VCO位于芯片中央。發(fā)射器基帶濾波器位于芯片左下角，在發(fā)射器PLL環(huán)路濾波器和發(fā)射器VCO的下方。發(fā)射調(diào)制器和射頻輸出通道位于芯片下緣。 結語 支持UMTS FDD標準所規(guī)定的所有工作頻段的單芯片全集成化3G UMTS/W-CDMA收發(fā)器已經(jīng)推出。該集成電路采用標準化0.13微米CMOS工藝制造而成。該設計包括兩個分數(shù)型頻率合成器（搭載全集成化VCO、片上調(diào)諧和PLL）、零中頻接收通道和直接轉換型發(fā)射器通道。接收器和發(fā)射器都具備出色的性能，為創(chuàng)建滿足UMTS最低性能規(guī)范（帶容限）的平臺解決方案創(chuàng)造了條件。該器件的工作電壓為2.7-3 V，接收模式下功耗為35 mA，在發(fā)射器活動時的最大功耗為80 mA。這些結果表明了本文所述收發(fā)器的競爭優(yōu)勢，因為它可同時滿足BiCMOS工藝產(chǎn)品的功耗和性能要求。該芯片采用非常袖珍的無引腳封裝，面積僅為5×5毫米，高度僅為0.8毫米，完全符合ARIB WCDMA和UMTS標準。