摘要：在嵌入式裝置中建置多核心（包含同質或異質）以及多執(zhí)行緒技術，的確能帶來諸多效益，尤其是改進系統(tǒng)效能方面最為明顯。盡管RISC嵌入式技術所面臨的挑戰(zhàn)越來越多，但是在維持以往嵌入式軟件資源兼容性的前提之下，能夠改善其未來適用性，并且有效提升新系統(tǒng)的效能表現(xiàn)，使其不失為良好的解決方案。 關鍵字：多核 多執(zhí)行緒 嵌入式系統(tǒng) SoC芯片 一、應用決定多核或多緒 多核心與多執(zhí)行緒在效能表現(xiàn)上有其幫助，但是效能與這些技術的內建其實并沒有絕對關系，會造成這樣的原因主要是應用環(huán)境的需求。以手機為例，整合于手機內的SoC芯片雖然是屬于多核心架構的一環(huán)，但是手機采用的SoC芯片多為應用處理器，其整合的核心并非完全屬于同性質架構，同質多核心在嵌入式系統(tǒng)實際應用上的案例其實非常少。 而多執(zhí)行緒處理器在汽車電子或者是嵌入式網(wǎng)絡環(huán)境中扮演著重要的角色，但是也有廠商利用數(shù)顆多執(zhí)行緒芯片組成多核心與多執(zhí)行緒兼?zhèn)涞倪\算架構，換句話說，兩者并不是單純選邊站而已，根據(jù)實際應用的需求，自行搭配或開發(fā)最終解決方案也成了許多廠商面對問題時的態(tài)度。這也代表著，在選擇嵌入式系統(tǒng)的基礎架構時，處理器本身只是應用的1個環(huán)節(jié)，如何能夠針對應用將所需的效能最大化，必須依照產品的不同而有各種考慮。 二、不只是意氣的技術之爭 1.真正的同質多核心架構－ARM11 MPCore 在嵌入式多核心應用處理器這方面的領域，目前以ARM為技術領導者，雖然該公司本身并無晶圓廠，而純粹以IP的形 式出售處理器架構，由于定位正確，在短短的數(shù)年間取得了極大的市場地位，全世界絕大多數(shù)的手持式裝置都嵌入了ARM的處理器技術。 以其技術的發(fā)展歷程來看，早期的ARM7架構本身能夠滿足一些音效編譯碼應用。而在增加16位飽和運算指令和提高ARM9核心速度后，不僅能完成音效編譯碼工作，以及以大約80 MHz、15 畫格/秒速度下的MPEG-4 QCIF（4分之1 CIF分辨率）編碼。在ARM11 V6指令集架構上增加速度和SIMD指令后，就可以實現(xiàn)VGA分辨率的 H.264 編碼。再進一步到最新的Cortex A8與其基于64位SIMD架構的Neon加速器搭配工作之下，就可以完成 30 畫格/秒的 MPEG-4 VGA 編碼，所花周期只有 ARM11 的一半。在實際情況下，該工作需要大約 300 MHz。為了使這些選項對使用者更加可行，ARM 正在開發(fā)一個并行編譯器原型，它可以提取資料并行機制，并用 SIMD 硬件來使用它。 ARM11 MPCore乃是在ARM11核心的基礎組成，架構上屬于V6指令體系。根據(jù)不同應用的需要，MPCore可以被配置為1～4個處理器的組合方式，根據(jù)官方表示，其最高性能約可達到2600 Dhrystone MIPS的程度。MPCore是標準的同質多核心處理器，，組成MPCore的是4個基于ARM11架構的處理器核心，由于多核心設計的優(yōu)點是在頻率不變的情況下讓處理器的性能獲得明顯提升，因此可望在多任務應用中擁有良好的表現(xiàn)，這一點很適合未來家庭消費電子的需要。例如，機上盒在錄制多個頻道電視節(jié)目的同時，還可通過因特網(wǎng)收看數(shù)字視訊點播節(jié)目、車內導航系統(tǒng)在提供導航功能的同時，仍然有余力可以向后座乘客播放各類視訊娛樂串流等。 在這類應用環(huán)境下，多核心結構的嵌入式處理器能夠表現(xiàn)出極強的性能優(yōu)勢。根據(jù)原廠數(shù)據(jù)，MPCore多處理器可支持高達4路共享快取結構的對稱多處理器 （four-way cache coherent symmetric multiprocessing，SMP）、或者是4路不對稱多處理器（four-way asymmetric multiprocessing，AMP）以及4路兼有對稱/不對稱的混合式多處理器系統(tǒng)。其設計的高靈活設計在理論上可以滿足各種跨領域應用對運算性能的彈性需求，確保系統(tǒng)可獲得一流的響應能力或數(shù)據(jù)吞吐量。 不過ARM11 MPCore早在2004年就已經發(fā)布，2005年正式加入授權業(yè)務，截至目前為止，采用該處理器的產品集中于家電與汽車電子方面，但是數(shù)量并不算多，是業(yè)界對于處理器運算能量的需求尚未顯現(xiàn)？據(jù)了解，在汽車電子方面，汽車應用的微處理器要求越來越高，但是過去的單核心基本上還能滿足一般汽車的使用，而隨著越來越多的電子輔助裝置整合進汽車中，其間所需處理的工作也越來越繁雜，已經遠超過傳統(tǒng)汽車用微控制器所能負擔的程度，因此可預期的是，未來數(shù)年應該會有越來越多汽車廠商采用類似的多核心架構來取得合理的系統(tǒng)反應速度。 至于在家電應用方面，其實需要用到如此復雜核心的產品不多，在應用最多的影音產品方面，其實大部分的廠商都采用專用的硬件譯碼電路或者是DSP來進行編譯碼的動作，直接采用多核心處理器來進行編譯碼動作其實效益不明顯。而在行動應用方面，其實功耗依然是行動產品廠商所最注重的，即便ARM11 MPCore能夠達到極低的多核心同時工作功耗，但是依然無法與單核心版本相比，因此在行動應用上能見度不高。但是隨著Intel推行MID（Mobile Internet Device），類似的產品可望成為ARM11 MPCore架構的極大機會，因為即便是Stealey的下一代45nm產品Silverthorne，其功耗依然比MPCore高了5倍以上（加上芯片組的總功耗），且僅為單核心架構，在應用靈活度上明顯不如MPCore架構，不過有1點值得注意的是，Silverthorne挾帶了龐大的X86軟件資源，ARM等基于RISC體系處理器在這方面要明顯屈居于下風。 在RISC架構的類MID產品上，也可以考慮ARM最新的處理器架構，也就是Cortex-A8，該處理器基于最新的ARM v7體系，并且整合了1個64位DSP處理單元，對串流應用具備有極佳的加速能力，因此非常適用于類MID掌上型裝置的多媒體、甚至是游戲應用。嚴格上來說，Cortex-A8也能算是多核心體系之一，但是其架構與MPCore之類的同質核心不同，而是采用1個通用處理器核心，并搭配個DSP核心而成的異質多核心處理器，相信這方面ARM向德州儀器公司借鑒了不少應用處理器的開發(fā)經驗。 事實上，NOKIA的N770/N800便已經具備了MID的所有功能，而且更為輕薄短小，但遺憾的是，搭配原廠的1500mAh充電電池，其持續(xù)使用時間僅能達到3.5個小時，與一般市面上的UMPC產品相去不遠，稍遜于Intel的MID產品，采用ARM體系處理器（N800采用基于ARM1136J（F）-S核心的i.MX31應用處理器）的省電優(yōu)勢在此并沒有被凸顯出來，不過待機時間比之MID要略長。 2.堅持多執(zhí)行緒路線的MIPS 或許可以視為意氣之爭，MIPS堅持與ARM實行不同的技術發(fā)展策略，ARM發(fā)展Multi Processor（MP，多處理器核 心），而MIPS則往Multi Thread（MT，多執(zhí)行緒）發(fā)展，就應用概念上來看，MP與MT技術兩者均致力于提高處理器的整體性能，兩者都可以減少任何應用當前軟件執(zhí)行緒的處理時間。但這兩種技術采用了不同的硬件結構來減少處理時間，因此對于任意的特定軟件程序代碼來說，MP與MT對處理器性能的提升著程度上的不同。 但是會造成這樣的結果，其實2家IP廠商的研發(fā)概念上有很大的關連。由于MT技術著重于處理單元、內存控制器的有效利用，在最大程度上節(jié)省晶體管的使用，并且在此前提之下往上提升效能表現(xiàn)，這與MP架構中，系統(tǒng)效能需求有多少，就復制多少個核心塞進芯片中的浪費作法完全不同，MP可以取得較為全面的應用廣度，但是稍嫌鋪張浪費，相較之下，MT在成本與效能方面的平衡性表現(xiàn)要來得高明些。 許多人將MP與MT相提并論，而在某種程度上，這樣的比較其實并沒有太大意義，因為基本設計概念已經天差地遠，架構上的采用自然無法一概而論。在技術上，為了實現(xiàn)硬件多重處理，兩者對于軟件最佳化的復雜度方面其實都同樣比單核心架構要來得復雜許多，而為了要盡量避免處理單元與內存控制器在資源分配上的沖突，MT架構或許會來得更為復雜一些，但MP架構其實在某些程度上也會面臨同樣的問題（特別是共享高速緩存與內存控制器的多核心架構）。不論是在指令層級，或是執(zhí)行緒層級的多任務，都與傳統(tǒng)單核心單執(zhí)行緒的程序寫作方式與最佳化方法大異其趣。 一般的MT架構設計方面，單一處理器核心在運算的過程中，常會有內存存取速度跟不上處理器頻率增加的問題，進而導致高速緩存錯失（miss）時，形成執(zhí)行管線長時間閑置的狀況，我們都了解，1個系統(tǒng)中的儲存單元，最快速的要屬處理器中的緩存器，其次是L1高速緩存、L2快取記體，最后則是主存儲器，其速度的差別可達數(shù)千倍以上，處理器要取得指令或數(shù)據(jù)時，必先從高速緩存中提取，儲存于緩存器中進行運算，最終結果再回存到高速緩存，并在空閑時填回主存儲器，當處理器向高速緩存發(fā)出存取需求，卻發(fā)現(xiàn)所需要的數(shù)據(jù)不在高速緩存中，這是就必須花費大筆的時間前往主存儲器尋找并讀取，這其間所浪費的時間可能會高達數(shù)十個頻率周期，處理管線在等待數(shù)據(jù)填補的時間，就形成了閑置狀態(tài)。 如果利用多執(zhí)行緒處理概念，適時的將其它執(zhí)行緒拉過來填補已經造成的閑置狀態(tài)，其速度的增長甚至可以達到非常明顯的地步，雖不至于倍增，但是由20％到40％都有可能。而要達成這樣的目的，在晶體管數(shù)目方面只需增加約15％的程度即可，若以一般同樣架構的單核心處理器在變更為雙核心的效能增長程度約為40％到70％左右的程度，而晶體管數(shù)目幾乎要倍增的情況，就可看出MIPS的MT技術的效率有多高了。但是MT技術有個嚴重的缺陷，那就是多執(zhí)行緒工作處理過程中，過于頻繁的上下文切換（context switch）將有可能會造成極大的效能耗損。 MIPS公司有大產品線，分別是單執(zhí)行緒的24K與74K系列，以及多執(zhí)行緒的34K系列。74K甫于今年六月發(fā)表，在65nm制程下，其運作頻率已經超越1GHz，采用通用處理器搭配DSP核心的設計，不過總體效能與功耗表現(xiàn)略遜于類似架構的ARM Cortex-A8。多執(zhí)行緒處理器的主角—34K系列，該處理器核心能設定1或2個虛擬處理組件（VPE）以及最多5個執(zhí)行緒內容（TC），提供充分的可配置彈性。但是講白了，其實兩個VPE的作法就是將單顆核心模擬為2個核心，使34K核心能同時執(zhí)行兩個獨立的操作系統(tǒng)，或是一個雙路的對稱式多重處理器操作系統(tǒng)。 MIPS32 34Kc核心采用90nm制程，最差操作狀態(tài)下頻率為500MHz。核心尺寸為2.1mm2，而核心部分耗電量為0.56mW/MHz@1.0V。目前該 系列核心共包含34Kc、34Kf、34Kc Pro以及34Kf Pro。這些核心具備完全兼容于IEEE 754規(guī)格的硬件浮點運算處理器。其中34Kc Pro與34Kf Pro核心具備CorExtend功能，能讓SoC研發(fā)業(yè)者自行擴增指令。 三、結論 根據(jù)MIPS自家的估算，與同家族的24K系列產品相較起來，34K在2個VPE以及2個TC的組態(tài)設定之下，可以將效能提升到超越24K處理器60％的程度，芯片面積大略增加14％，而因為多執(zhí)行緒作業(yè)所導致的高速緩存失誤比率則是由4.41％增加到5.16％，算是在可接受的范圍之內。不過與單核心74K相較起來，34K反而更不適用于網(wǎng)絡或多媒體串流的密集計算環(huán)境，而VPE和TC單元的增加，同樣也會加大芯片的面積。雖說MT技術的局限性，使其不適合用于多媒體編譯碼應用上，但是在汽車電子方面，已經有廠商成功利用2顆34K處理器組成雙核多執(zhí)行緒處理器，并提供的相當優(yōu)秀的執(zhí)行效能，有此成功的前例可循，我們也可以預測，未來MIPS將會有更多結合多核與多執(zhí)行緒的解決方案出現(xiàn)，不過這么一來，在成本調配方面的優(yōu)勢還能剩下多少，就由方案提供廠商去傷腦筋吧。