摘要：研制的移動電話無線電測試儀是基于X86平臺，結(jié)合DSP處理技術(shù)，單片機(jī)技術(shù)和多模塊結(jié)構(gòu)的臺式儀器，能用于GSM900/GSM1800/GSM1900等移動電話的測試。 　　關(guān)鍵詞：測試設(shè)備　　設(shè)計　　應(yīng)用 　　移動電話正在迅速地發(fā)展與普及，手機(jī)的測試和維修服務(wù)的需求也隨之迅速增大，研制和生產(chǎn)國產(chǎn)的測試設(shè)備勢在必行，為此而開展了有關(guān)的研制工作。 　　一、綜合測試系統(tǒng)介紹 　　研制的綜合測試系統(tǒng)分為模擬和數(shù)字兩大部分，在功能上相當(dāng)于GSM通信系統(tǒng)中的基站（BS）子系統(tǒng)的功能的特性。它以X86平臺為基礎(chǔ)，擴(kuò)展了兩塊電路板。一個是模擬板，管理模擬信號的發(fā)射，接收。一塊是基帶處理板，和X86平臺接口?；鶐幚戆褰邮誌（同相信號），Q（正交信號），RAMP（功率斜坡信號）模擬信號，進(jìn)行參數(shù)計算機(jī)、分析。處理結(jié)果通過數(shù)據(jù)線傳送到X86計算機(jī)，以圖形或數(shù)字的形式顯示出來，同時系統(tǒng)可以根據(jù)需要產(chǎn)生適當(dāng)?shù)男盘柡托帕睿?jīng)過GMSK調(diào)制成為模擬I,Q信號，送給模擬板發(fā)送。 　　GSM手機(jī)綜合測試儀主要完成以下測試功能： 　　1、手機(jī)語音突發(fā)脈沖功率斜坡的測試。 　　2、語音信號相位誤差的測試。 　　3、語音信號頻率誤差的測試。 　　4、語音信號定時誤差的測試。 　　5、無線接口信令的測試。 　　二、綜合測試系統(tǒng)的設(shè)計 　　系統(tǒng)的設(shè)計采用了模塊化設(shè)計方法，整個系統(tǒng)分為8個子模塊。其中4個需要根據(jù)現(xiàn)場情況進(jìn)行運算的模塊的功能由SDP來實現(xiàn)。這就必須考慮到它們彼此之間的數(shù)據(jù)通訊以及它們和計算機(jī)的ISA總線間的數(shù)據(jù)交換。這些功能要求SDP有足夠的外部通訊口。在實際設(shè)計時，它們之間的通訊由BSP完成，其間的邏輯功能控制由一塊CPLD來完成。在選用DSP芯片時，主要應(yīng)考慮性能能否滿足快速判讀算法的要求。具體地說就是要求選擇那些指令周期短、數(shù)據(jù)吞吐率高、通信能力強(qiáng)、指令集功能完備的處理器，同時也要兼顧功耗和開發(fā)支持環(huán)境等因素。根據(jù)本系統(tǒng)的實際要求：實時處理，計算量大，測試系統(tǒng)的內(nèi)部模塊間相互通訊能力要求高等，核心器件最后采用了德州儀器（TI）公司TMS320C5000系列中的TMS320VC5409芯片。 　　TMS320VC54x是TI的16位定點DSP，采用了改進(jìn)的哈佛結(jié)構(gòu)，它有一條程序總線和三條數(shù)據(jù)總線，高度并行性的算術(shù)邏輯單元ALU，專用硬件邏輯，片內(nèi)存儲器，片內(nèi)外設(shè)和高度專業(yè)化的指令集，使該芯片速度高，操作靈活。哈佛結(jié)構(gòu)的程序和數(shù)據(jù)空間分開，允許同時對程序指令和數(shù)據(jù)進(jìn)行訪問，提供了很高的并行度，兩個讀和一個寫操作可以在一個周期里完成。因此并行存儲指令和專用指令可以在這種結(jié)構(gòu)中得到充分利用。另外，改進(jìn)的哈佛結(jié)構(gòu)使數(shù)據(jù)可以在數(shù)據(jù)和程序空間之間傳送。并行性支持在一個機(jī)器周期里完成一系列算術(shù)、邏輯和位處理運算。另外，C54x有管理中斷，循環(huán)運算和功能調(diào)用的控制結(jié)構(gòu)。在C54X中，算術(shù)邏輯單元的移位器和指數(shù)檢測器使得各種數(shù)值運算執(zhí)行單周期化。指數(shù)編碼器支持話音編碼的浮點運算。還有一個比較選擇存儲單元（CSSU），大大加速了Viterbi譯碼的速度。C54x的外圍通訊能力也很強(qiáng)。如VC5409和3個BSP（緩沖串口），1個HPI（主機(jī)接口）；VC5402有2個BSP,1個HPI。 　　在本綜合測試儀器的設(shè)計過程中，采用了SDP+CPLD（FPGA）的結(jié)構(gòu)。 　　隨著大規(guī)?？删幊唐骷陌l(fā)展，采用DSP+ASIC結(jié)構(gòu)的信號處理系統(tǒng)顯示出了其優(yōu)越性，正逐步得到重視。與通用集成電路相比，ASIC芯片具有體積小，重量輕，功耗低可靠性高等幾個方面的優(yōu)勢，而且在大批量應(yīng)用時，可降低成本。 　　現(xiàn)場可編程門陣列（FPGA）是在專用ASIC的基礎(chǔ)上發(fā)展起來的，它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比，其優(yōu)點主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對電路的修改和維護(hù)很方便。目前，F(xiàn)PGA的容量已經(jīng)達(dá)到了百萬門級，使得FPGA成為解決系統(tǒng)級設(shè)計的重要選擇方案之一。 　　SDP+FPGA結(jié)構(gòu)最大的特點是結(jié)構(gòu)靈活，有較強(qiáng)的通信性，適于模塊化設(shè)計，從而能夠提高算法效率；同時其開發(fā)周期較短，系統(tǒng)易于維護(hù)和擴(kuò)展，適合于實時信號處理。 　　實時信號處理系統(tǒng)中，低層的信號預(yù)處理算法處理的數(shù)據(jù)量大，對處理速度的要求高，但運算結(jié)構(gòu)相對比較簡單，適于用FPGA進(jìn)行硬件實現(xiàn)，這樣能同時兼顧速度及靈活性，高層處理算法的特點是所處理的數(shù)據(jù)量較低層算法少，但算法的控制結(jié)構(gòu)復(fù)雜，適于用運算速度高、尋址方式靈活、通信機(jī)制強(qiáng)大的DSP芯片來實現(xiàn)。 　　本設(shè)計中的DSP主要用于運算部分：接收模塊，解碼模塊，發(fā)射模塊，信令模塊。它們的算法相對復(fù)雜、靈活，完成由模擬板送來的基帶信號和控制信號的處理，完成信號的信道解碼。接收信道解碼后的信號，進(jìn)行信源解碼，去交織，以及完成對一些參數(shù)的計算，如：頻率誤差，相位誤差，定時誤差，功率斜坡測試等。對大部分信令，184個比特的消息，經(jīng)過Fire碼的1/2卷積碼等編碼處理后，達(dá)到456個比特，交織（按一定規(guī)律分）在8個半突發(fā)脈沖上，或者4個整突發(fā)脈沖上。還要完成消息的組織，無線信道的分配，移動管理，通信管理，短消息業(yè)務(wù)等。 　　在本設(shè)計中的CPLD主要完成邏輯控制，如：DSP的HPI口和ISA接口的邏輯和SPEECH功能的邏輯。FPGA完成相關(guān)器的功能。相關(guān)器是對輸入的數(shù)據(jù)流（由信道解碼DSP的串口輸入）和相應(yīng)的標(biāo)準(zhǔn)BITS串（FPGA中預(yù)先設(shè)置好的訓(xùn)練序列）相同，統(tǒng)計得到的BITS串的1的個數(shù)。CPLD和FPGA完成的運算相對簡單，但對其處理速度要求很高。特別是相關(guān)器，它是對140個左右的BITs并行同成。如果用DSP來實現(xiàn)相同的功能，則其速度要求為至少150Mbps，顯然用FPGA來完成具有現(xiàn)實意義。 　　對于DSP的調(diào)試采用的是TI的CCS。通過往DSP程序存儲區(qū)中寫入一個簡單的方波發(fā)生器的測試程序，使DSP的XF引腳交替為高低電平，使其引腳上的發(fā)光二極管閃爍，以驗證DSP已經(jīng)能完全正常地工作。 　　在Xilinx Foundation開發(fā)環(huán)境下，下載程序到FPGA，程序顯示下載成功。檢查FPGA的DONE引腳為高電平。然后用VHDL設(shè)計了一個簡單的時鐘分頻電路，下載進(jìn)FPGA后，在相應(yīng)的引腳能正確地用示波器觀察到波形。對CPLD的調(diào)試也是通過用生成的程序來對其特定引腳置位完成。 　　至此，芯片級的調(diào)試已經(jīng)完成，下面要做的是和模擬板的聯(lián)調(diào)，做系統(tǒng)級別的調(diào)試。本設(shè)計中采用的基于DSP+FPGA模式，為設(shè)計如何處理軟硬件的關(guān)系提供了一個較好的解決方案。同時，該系統(tǒng)具有靈活的處理結(jié)構(gòu)，對不同結(jié)構(gòu)的算法都有較強(qiáng)的適應(yīng)能力，尤其適合實時信號處理任務(wù)。 　　DSP由于其提供了高速處理能力，并有靈活的應(yīng)用性和快速的升級。在與FPGA的結(jié)合下，其在未來的實時數(shù)字信號處理中將得到更加廣泛的應(yīng)用。