提及芯片制造，首先想到的自然是光刻機和光刻技術(shù)。而眾所周知，EUV光刻機產(chǎn)能有限而且成本高昂，業(yè)界一直都在探索不完全依賴于EUV光刻機來生產(chǎn)高端芯片的技術(shù)和工藝。納米壓印光刻技術(shù)NIL在這條賽道上備受關(guān)注，是最有機會率先應(yīng)用落地的技術(shù)路線。

　　今年早些時候，根據(jù)英國金融時報的報道，負(fù)責(zé)監(jiān)督新型光刻機開發(fā)的佳能高管武石洋明在接受采訪時稱，采用納米壓印技術(shù)的佳能光刻設(shè)備FPA-1200NZ2C目標(biāo)最快在今年開始交付，這一設(shè)備的交付將為小型半導(dǎo)體制造商生產(chǎn)先進芯片開辟了一條新的途徑。

　　與此同時，3月5日美光科技公司在一場舉辦的演講中表示，將率先支持佳能的納米壓印技術(shù)，從而進一步降低生產(chǎn)DRAM存儲芯片的單層成本。

　　從存儲芯片開始，納米壓印攪動芯片制造格局

　　納米壓印，一種新型的微納加工技術(shù)。納米壓印技術(shù)通過光刻膠輔助，將模板上的微納結(jié)構(gòu)轉(zhuǎn)移到待加工材料上的技術(shù)，其最早在20世紀(jì)90年代中期由華裔科學(xué)家周郁發(fā)明。單從EUV光刻技術(shù)原理來看，想要實現(xiàn)更高的分辨率，無外乎從三個層面著手。一是選用更小波長的光源，二是通過界面材料提高數(shù)值孔徑NA值，三是獲取更低的工藝因子，其中主要的實現(xiàn)手段是縮短光源波長。

　　但是光學(xué)光刻是存在分辨率極限的，縮小波長的每一次實現(xiàn)都伴隨技術(shù)難度和成本倍增，所以EUV光刻機不僅產(chǎn)能有限而且成本極其高昂。而納米壓印的加工過程不使用可見光或紫外光加工圖案，而是使用機械手段進行圖案轉(zhuǎn)移，所以能實現(xiàn)的分辨率完全不會受到光學(xué)光刻最短曝光波長的物理限制，也不會像EUV需要如此高昂的成本。

　　在美光科技公司近期的演講中，也提到了DRAM節(jié)點和沉浸式光刻分辨率的問題，“Chop層數(shù)量不斷增加，這就意味著添加更多的曝光步驟，來取出密集存儲器陣列外圍的dummy structures?！痹诠鈱W(xué)系統(tǒng)下，受限于技術(shù)本身的限制，DRAM層圖案已經(jīng)很難用光刻技術(shù)來進行印刷。

　　“納米打印方式可以用更精細(xì)的方式打印出來，且鑒于納米壓印技術(shù)應(yīng)用成本是沉浸式光刻技術(shù)的五分之一，因此是非常不錯的解決方案”，美光科技公司坦言。納米壓印分辨率只與模板圖案的尺寸相關(guān)，已經(jīng)能做到高于傳統(tǒng)光刻的分辨率。

　　雖然生產(chǎn)速度上會慢上一些，但是用于壓印的模板可以反復(fù)使用，大大降低了加工成本也方便進行量產(chǎn)。因此美光計劃率先支持佳能的納米壓印技術(shù)，從而進一步降低生產(chǎn)DRAM存儲芯片的單層成本。

　　存儲芯片，的確是目前最契合納米壓印技術(shù)的。存儲廠商在芯片制造上會更偏重對成本的把控，會放寬對缺陷的要求給予一定的設(shè)計余量，可以承受一定的缺陷只要不影響成品率就行。佳能規(guī)劃的納米壓印設(shè)備路線圖也是從3D NAND存儲芯片開始，逐漸過渡到DRAM，最終實現(xiàn)CPU等邏輯芯片的制造。

　　凱俠與佳能在納米壓印上的合作也已有多年，SK海力士也從Canon引進納米壓印設(shè)備計劃在2025年左右使用該設(shè)備開始量產(chǎn)3D NAND閃存。三星同樣開發(fā)了包括納米壓印技術(shù)在內(nèi)多種方案以解決多圖案工藝導(dǎo)致的成本上升問題。

　　佳能社長御手洗富士夫也曾在去年表示，納米壓印光刻技術(shù)面世為半導(dǎo)體制造商生產(chǎn)先進芯片開辟了一條新的途徑。

　　隨著佳能光刻設(shè)備最快今年開始交付，存儲芯片與納米壓印技術(shù)相結(jié)合，該技術(shù)能否降低存儲廠商對芯片代工廠的依賴，能否在存儲芯片的批量生產(chǎn)上大幅提高效率并降低成本，這一問題的答案最早在今年就能看到。

　　降低芯片制造成本，納米壓印給國產(chǎn)先進芯片發(fā)展帶來新思路

　　此前佳能公布FPA-1200NZ2C納米壓印光刻半導(dǎo)體設(shè)備社長御手洗富士夫表示，納米壓印光刻半導(dǎo)體設(shè)備比ASML的EUV少1位數(shù)，而且這種機器所需功率只有EUV同類產(chǎn)品的十分之一。

　　從目前公布的進展看，F(xiàn)PA-1200NZ2C已經(jīng)能夠勝任5nm節(jié)點芯片的制造。此前還有佳能高管表示只需要不斷改進掩模，F(xiàn)PA-1200NZ2C甚至能生產(chǎn)2nm芯片。

　　除了制程節(jié)點上的適配，據(jù)日經(jīng)中文網(wǎng)報道，納米壓印能與極紫外光刻相比能將該工序的制造成本降低四成，耗電量降低九成。佳能此前公布的研究結(jié)果中，納米壓印光刻在吞吐量為80片時相對ArF光刻工藝可降低28%的成本，隨著吞吐量增加成本降低幅度可達(dá)到50%以上。

　　雖然納米壓印技術(shù)不會也不可能完全取代EUV，但是它如果能成功應(yīng)用，將打開芯片先進制程制造的新思路。

　　眾所周知，目前我國半導(dǎo)體產(chǎn)業(yè)正受到多方圍堵，國內(nèi)半導(dǎo)體制造商獲取先進半導(dǎo)體制造設(shè)備受到了不小的限制，尤其是在先進制程上。不例外的是佳能的納米壓印設(shè)備同樣是限制出口的，日本的出口管制清單中就有“可實現(xiàn)45nm以下線寬的壓印光刻裝置”。

　　當(dāng)前，納米壓印市場正在逐漸壯大，TechNavio數(shù)據(jù)顯示，2026年納米壓印市場有望達(dá)到33億美元，年復(fù)合增長率可達(dá)17.74%。已有不少國內(nèi)廠商和科研機構(gòu)在納米壓印賽道上布局，如青島天仁微納、蘇州蘇大維格、美迪凱、水晶光電、炬光科技、蘇州光舵微納、昇印光電、新維度微納、歌爾股份等，助力國內(nèi)半導(dǎo)體制造進一步突破。

　　在納米壓印市場打磨多年的天仁微納已經(jīng)在微納光學(xué)市場占據(jù)了技術(shù)和市場領(lǐng)先地位，現(xiàn)在除了繼續(xù)迭代納米壓印光刻在晶圓級光學(xué)加工領(lǐng)域的拓展，還在持續(xù)加碼拓展納米壓印在半導(dǎo)體集成電路、平板顯示、生物芯片等其他領(lǐng)域的應(yīng)用，助力國產(chǎn)納米壓印設(shè)備打破進口壟斷。

　　不久前炬光科技成功并購瑞士SMO，SMO擁有納米壓印精密微納光學(xué)設(shè)計與加工制造技術(shù)，即結(jié)合微納光學(xué)設(shè)計目標(biāo)進行母版的設(shè)計與制造，在8英寸晶圓基板上進行精密壓印，8英寸晶圓處于成熟量產(chǎn)階段。

　　光舵微納經(jīng)過多年的研發(fā)及市場應(yīng)用推廣，已制造出多款研發(fā)型納米壓印設(shè)備及全自動量產(chǎn)型納米壓印設(shè)備，在LED圖形化襯底產(chǎn)業(yè)實現(xiàn)了對尼康光刻機的產(chǎn)業(yè)化替代。目前也在積極拓展納米壓印技術(shù)在高端半導(dǎo)體領(lǐng)域的產(chǎn)業(yè)化應(yīng)用。

　　如果納米壓印設(shè)備在實際量產(chǎn)中真的取得了如預(yù)期中的效果，這對國內(nèi)納米壓印行業(yè)無疑將是一針強心劑，也將為國內(nèi)先進芯片制造發(fā)展帶來新的思路。

　　小結(jié)

　　隨著半導(dǎo)體行業(yè)的快速發(fā)展，芯片越來越緊湊集成度越來越高，對芯片制造技術(shù)提出了越來越高的要求，行業(yè)渴求更低成本的制造技術(shù)。納米壓印能否如預(yù)期中掀起先進制程芯片制造的革命，不久之后就能在存儲領(lǐng)域見分曉。